IEEE SSCS Kansai Chapter Technical Seminar

IEEE SSCS Kansai Chapterでは, 下記の日程で特別セミナーを開催致しました.
講演者は, 慶應大学の黒田忠広先生と京都大学の小野寺秀俊先生です.
講演スライドのPDFファイルをご希望の方は, 下記の講演タイトルのリンクを クリックしてください.
日時2003年6月19日(木曜日) 12:40より15:20
会場 キャンパスプラザ京都4F 第2講義室 (JR京都駅前) (開場12:20)
講演概要, 講演者
12:40-13:50
「低電力CMOS設計の秘訣とテクニック」
"Tips and Techniques for Low Power CMOS Design "
黒田忠広 教授 (慶應大学)
10 tips for low power CMOS LSI design will be presented:
Tip 1: Optimize and control VDD and VTH.
Tip 2: Total power is minimum when Pleakage/Pactive = 30/70.
Tip 3: If you don't need to hustle, relax and save power.
Tip 4: Utilize surplus timing with multiple VDD's and VTH's.
Tip 5: Total power is minimum when VDDL/VDDH =0.7.
Tip 6: Two types are sufficient.
Tip 7: Adapt to the change with variable VDD and VTH.
Tip 8: Two levels are sufficient.
Tip 9: Cooperate across various levels of design hierarchy.
Tip 10: Right circuit for the right job.
Quantitative analysis, as well as popular circuit techniques and design examples, will be presented.
14:10-15:20
「セルベース設計環境を利用した最適設計技術」
"High Performance Design Using Cell-based Design Environment"
小野寺秀俊 教授 (京都大学)
セルベース設計手法を用いることにより、フルカスタム設計と比べて遥か に少ないコストや期間でLSI設計が可能である。しかしながら、セルベース 設計とフルカスタム設計では、設計回路の性能には大きな差が存在する。 本講演では、セルベース設計環境を用いながら、出来る限り性能の高い回 路を設計する技術を説明する。まず、セルライブラリの構成(論理の種類や 駆動力)が回路性能に与える影響について述べる。次に、トランジスタレベ ルの最適化をセルベース設計環境で実現する技術と、その効果について説 明する。同様の最適化技術を、データバス設計に適用した結果についても 説明する。

Last modified: Fri June 27 18:00:00 JST 2003