IEEE SSCS Kansai Chapter Technical Seminar

既に終了しております. IEEE SSCS Kansai Chapterでは, 下記の日程で特別セミナーを開催致しま した. 講演者は, 琉球大学の和田知久氏とITRS 2001のDesign 関連の責任者であ るUCSD(カリフォルニア大学サンディエゴ校)のAndrew B. Kahng教授です. 講演スライドのPDFファイルをご希望の方は, 下記の講演タイトルのリンクを クリックしてください.
日時2001年10月17日(水曜日) 13:00より16:45
会場 キャンパスプラザ京都5F 第1講義室 (JR京都駅前) (開場12:30)
講演概要, 講演者
「SPICEに頼らない回路設計入門」 和田知久教授 (琉球大学)
現実の回路設計を行う場合、いちいち 回路シミュレータSPICEを行って回路の方式や ディメンションを決定していては、設計のターンアラウンド 時間も長く、決められた設計工期で品質の良い回路を 実現することが困難である。 本講演では、回路設計時に回路の大まかな特性を 簡単に見積もる現実的方法を紹介する。講義では、 大きくわけて1)ロジック回路の遅延時間の見積もり方法と、 2)アナログ回路の小信号モデルの考え方などをカバーする。
  • CMOS論理回路の遅延計算方法
  • Rule Of Thumb
  • 桜井の容量式
  • エルモア遅延モデル
  • センスアンプの小信号ゲイン計算
  • MOSFETの小信号パラメータ
  • 小信号回路の作り方
  • センスアンプ設計の落とし穴
Design and Other ITRS Technologies: Sharing Brick Walls Prof. Andrew B. Kahng (University of California, San Diego)
In the 2001 ITRS, a "Grand Challenge" for Design Technology (DT) is its deeper integration with other ITRS technologies. Difficult challenges ("red bricks") which are impossible (or impossibly expensive) to solve in isolation within a single technology area may be solvable (more cost-effectively) with appropriate intervention at the DT, system architecture, or software levels. For example, DT for correctness under manufacturing variability can help address red bricks for CD control in the Lithography, PIDS, Front-End Processing, and Interconnect technology areas. Manufacturing NRE cost can be reduced through more intelligent and bidirectional interfaces to mask production and inspection flows. Other critical interactions involve the Test and Assembly/Packaging technologies. Within the context of these examples, my talk will assess opportunities for deeper integration of DT with other ITRS technologies, and suggest corresponding directions for DT investment.
Last modified: Fri Nov 2 16:07:31 JST 2001