

2015 International Reliability Physics Symposium 報告会

主催: IEEE EDS Japan Chapter

EDS ホームページ: <http://www.ieee-jp.org/japancouncil/chapter/ED-15/>

日時: 2015 年 7 月 24 日(金)

場所: 東京大学 本郷、工学部 4 号館 3F 41 号講義室

プログラム

1. 13:00-13:05 「はじめに」
PETRA 最上 徹 (EDS Japan Chapter Chair)
2. 13:05-13:35 「IRPS 2015 概要報告」
(株)東芝 首藤 晋
3. 13:35-14:05 「IRPS 2015 メモリ信頼性セッション総括」
(株)東芝 藤井章輔
4. 14:05-14:35 「IRPS 2015 ソフトエラー総括」
ソシオネクスト(株) 松山英也
5. 14:35-15:05 「IRPS 2015 BEOL/MOL 信頼性総括」
職業能力開発総合大学校 横川慎二
6. 15:05-15:35 「IRPS 2015 CPI-チップ・パッケージ・インタラクション総括」
(株)東芝 若井伸之
- 15:35-15:50 休憩
7. 15:50-16:15 「厚膜ゲート絶縁膜 TDDB 信頼性のワイブル統計不整合およびその寿命推定
への影響」
パナソニック・タワージャズ セミコンダクター (株)岡田健治, 栗本一実,
鈴木光浩
8. 16:15-16:40 「三次元集積化工程が薄化 DRAM チップの素子特性に及ぼす影響」
東北大学 李康旭、福島誉史、田中 徹、小柳光正
9. 16:40-17:05 「ReRAM におけるリテンション後の抵抗分布予測モデル開発」
1 パナソニック(株)、2. 京都大学 魏 志強 1、江利口 浩二 2、片山 幸治 1、
村岡 俊作 1、安原 隆太郎 1、三河 巧 1
10. 17:05-17:30 「中性子加速試験、施設間差とクリティカルチャージ依存」
ソシオネクスト(株) 森博子、松山英也、原子力研究所 安部晋一郎、九州大学
渡辺幸信
11. 17:30-17:55 「チップとパッケージとの相互干渉(CPI)下における配線構造破壊へのシナリオ」
慶応大学 大宮正毅、名古屋工業大学 神谷庄司、宍戸信之、小岩康三、佐藤尚、
西田正弘、(株)富士通研 鈴木貴志、中村友二、日本電子(株) 鈴木俊明、
野久尾毅