2026年2月3日更新

開催の趣旨

今回のイブニングミーティングでは、「高速通信と低消費電力を可能にする半導体パッケージ構造とそれを支えるポリマー等の材料」をテーマに、半導体業界の最先端技術に焦点を当てます。高速化と省電力化の両立は、次世代デバイスの性能向上に不可欠であり、その鍵を握るのがパッケージ構造と材料技術です。本セミナーでは、厳選した最新の研究・開発動向を取り上げ、4名の専門家による講演を予定しています。講演内容は、パッケージ設計の革新から、信頼性を支える高機能ポリマー材料まで幅広くカバーし、1件は英語での講演も含まれています。グローバルな視点を交えながら、業界の未来を見据えた議論を深める場となります。
開催形式は、味の素（株）川崎事業所のCIC（Client Innovation Center）でのオンサイト参加とZoomによるオンライン参加のハイブリッド方式です。

（コーディネーター：味の素　唐川 成弘）

開会の挨拶：IEEE EPS Japan Chair 石榑 崇明（慶應義塾大学）
Opening remarks by Prof. Takaaki Ishigure, Chair of IEEE EPS Japan Chapter (Keio University)

【オンライン講演】
The Future of Heterogeneous Integration & Moore's Law

Prof. Madhavan Swaminathan (The Pennsylvania State University)

Abstract

Moore’s law has helped us for 5+ decades through monolithic integration with packaging taking a back seat. We have now reached a stage in the semiconductor industry where advanced packaging is beginning to take the front seat, with billions of dollars being invested in it. Does this mean the end of Moore’s law? So, what has changed for packaging to take center stage? Is Heterogeneous Integration (HI) the same as what was practiced in the past? Why is AI a key driver for HI and how can HI help AI? Can HI be used to continue Moore's law?
This talk will address several of these issues in the context of emerging applications and systems. Ongoing research will be discussed during this presentation.

2.xDアドバンストパッケージ構造に向けた絶縁材料プロセス技術
Processing technology of insulating layer for 2.xD advanced packages

西山 聖　氏 (新光電気工業株式会社)
Dr. Takashi Nishiyama (SHINKO ELECTRIC INDUSTRIES CO., LTD.)

概要

近年、ヘテロジーニアスインテグレーションに大きな注目が集まっており、3Dパッケージング技術を含むチップレットシステムの業界標準であるUCIe3.0も公開されている。我々は有機材料を用いた2.1D、2.3Dインターポーザ構造（i-THOP^®）や光電融合パッケージなどのアドバンストパッケージ開発を進めており、本公演では特に2.xD有機パッケージにおける絶縁材料プロセス開発の取り組みを中心に紹介する。

Abstract

Recently, heterogeneous integration has gained significant attention, and UCIe 3.0, the latest industry standard for chiplet systems incorporating 3D packaging technologies, has been released. Our research focuses on advanced packaging solutions using organic materials, including 2.1D and 2.3D interposer structures (i-THOP^®) and optoelectronic integrated packages. In this presentation, we will focus on our efforts in developing insulating material processes for 2.xD advanced packages

有機インターポーザー用高解像度感光性ドライフィルムの開発
Development of High-Resolution Dry Film Resist for Organic Interposers

戸田 夏木　氏（レゾナック株式会社）
Mr. Natsuki Toda (Resonac Corporation)

概要

近年、電子機器の高性能化に伴い、高密度相互接続技術の重要性が増しており、インターポーザーを用いた2.xDパッケージなどの実装ソリューションが広く開発されている。インターポーザーの微細配線形成には高解像度フォトレジストが不可欠であり、現在は液体レジストの使用が主流である。一方、感光性ドライフィルムはパネルプロセスとの高い互換性、低コスト、取り扱い容易性などの利点を有するものの、解像度が低いため微細配線形成用途への適用は限定的であった。そこで今回、インターポーザーに必要とされる銅配線Line/Space＝1.5/1.5 µm以下のパターン形成を可能とする高解像度感光性ドライフィルムを新たに開発した。本発表では解像力向上のための要素技術と、実際の大型パネル上での配線形成評価について報告する。

Abstract

With the continuous advancement of electronic devices, the demand for high-density interconnection technologies has intensified, driving the development of implementation solutions such as 2.xD packages employing interposers. Fine-pitch wiring on interposers necessitates the use of high-resolution photoresists, with liquid resists currently dominating due to their superior resolution. In contrast, dry film resists offer notable advantages, including high compatibility with panel-level processes, cost-effectiveness, and ease of handling; however, their relatively limited resolution has constrained their applicability to fine wiring fabrication. In this work, we present the development of a high-resolution dry film resist capable of forming copper wiring patterns with line/space of ≤1.5/1.5 µm, meeting the stringent requirements for advanced interposer applications. Key technological approaches for resolution enhancement are described, and the performance of the developed film is evaluated through fine wiring formation on large-scale panels.

【オンライン講演】
先端半導体パッケージ用ポリイミド
Polyimide for Advanced Packaging of Semiconductor

荒木 斉　氏（東レ株式会社）
Dr. Hitoshi Araki (Toray Industries, Inc.)

概要

高速通信やAIの時代に突入し、半導体に求められる性能は飛躍的に高まり、同時に半導体パッケージは、より高機能、高密度、低損失な実装方法が求められるようになってきている。本講演では、筆者らが開発した、高周波デバイスを低損失に実装するための低誘電損失感光性ポリイミドについて紹介する。また、はんだを用いずに高密度と低消費電力の両立が期待できる技術としてハイブリッドボンディング(HB)がある。このHBにおいて歩留まりや信頼性向上を目的にポリイミドを絶縁材に用いたポリマーHBを開発しており、その開発状況を紹介する。

Abstract

With the advent of the era of high‑speed communication and artificial intelligence, the performance requirements for semiconductors have increased dramatically. At the same time, semiconductor packaging is expected to provide higher functionality, higher density, and lower transmission loss. The authors developed a low‑dielectric‑loss photodefinable polyimide for the low insertion loss of high‑frequency devices. In this presentation, I will introduce these achievements. Hybrid bonding (HB) is a technology that promises both high density and low power consumption without the use of solder. We are developing polymer HB using polyimide as an insulating material to improve yield and reliability in HB. I will introduce the status of this development.

閉会の挨拶： IEEE EPS Japan Vice Chair 高橋 健司（産業技術総合研究所）
Closing remarks by Dr. Kenji Takahashi, Vice Chair of IEEE EPS Japan Chapter (AIST)

お知らせ： コーディネーター：唐川 成弘（味の素株式会社）
Inforamation from Mr. Masahiro Karakawa (Ajinomoto Co., Inc.)

IEEE EPS会員		無料
IEEE会員		1,000円
JIEP会員		3,000円
一般		4,000円

    なお、お支払い方法は銀行振込のみになります。
    振込先はお申し込みをされた際にお送りする請求書に記載しています。金額はいずれも不課税です。振込期限は3月31日です。

参加希望の方は、2025年3月5日（木）までに下記申し込みフォームから、またはメールでお申し込みください。ZoomのURLはイブニングミーティングの前日ないし前々日にお知らせします。

申込先
  産業技術総合研究所　高橋健司
   kenji.takahashi@aist.go.jp

-----申し込み必要情報-----

• メールタイトル：[申し込み] 第68回EPSイブニングミーティング参加
• 氏名：
• 所属：
• メールアドレス：
• 参加方法：オンサイト or Zoom
• 会員資格：IEEE EPS / IEEE / JIEP / 一般
• 会員番号（会員の場合のみ）：
• その他、連絡事項・要望等：
• 請求書・領収書の宛名：
＊宛名の指定がない場合、所属名で発行させて頂きます。

• 録画・録音・撮影の禁止：当イブニングミーティングでは録画・録音・撮影を禁止しています。
  私は録画・録音・撮影の禁止に同意します。
• キャンセルポリシー：当イブニングミーティングはオンライン開催の性質上、ミーティング当日の参加・不参加確認が取りにくいため、Zoom情報送信以降はキャンセルは承れません。
  私はキャンセルポリシーに同意します。

----------ここまで------------

Evening Meetingの内容についての問い合わせ先
　Secretary, IEEE EPS Japan Chapter
　植松 裕 (Yutaka Uematsu)
　日立製作所
　Email: yutaka.uematsu.ws@hitachi.com

ウェブサイトや申し込み方法についての問い合わせ先
　Web Master, IEEE EPS Japan Chapter
　高橋健司 (Kenji Takahashi)
　産業技術総合研究所
　Email: ieee.cpmt.japan@gmail.com