第56回IEEE EPS Japan Chapter イブニングミーティング
～ 先端実装技術特集 ～
56th IEEE EPS Japan Chapter Evening Meeting
| 主催： |
IEEE EPS Japan Chapter |
| 日時： |
2022年11月30日(水) 16:00 - 18:20 |
| 場所： |
慶應義塾大学矢上キャンパス 14棟2Fセミナールーム（定員65名）
およびZoomのハイブリッド開催
感染症拡大防止の観点から現地参加の定員は65名（先着順）とさせて頂きます。
定員に達した後は、対面で出席をご希望されても、Zoomによるオンライン参加
をお願いすることがございます。ご理解の程お願い致します。
|
2022年10月28日
今回のイブニングミーティングは、超伝導量子コンピュータに向けた量子回路の材料と3次元実装技術、"Pillar-Suspended Bridge"による新しいチップレット構造とプロセスの提案、NEDOポスト5Gプロジェクトにおける実装技術の研究開発について、先端的な技術開発を主導されている3名の方に講演を頂きます。
対面とZoomによるハイブリッド開催になります。（オーガナイザー：産総研 高橋健司）
プログラム Programs
■ 16:00 – 16:05
開会の挨拶：IEEE EPS Japan Chair 日暮栄治（東北大学）
Opening remarks by Dr. Eiji Higurashi, Chair, IEEE EPS Japan Chapter (Tohoku University)
■ 16:05 – 16:45
超伝導量子コンピュータの社会実装に向けた量子回路の集積化技術
～材料開発および3次元実装について～
Quantum Circuit Integration Technology for Social Implementation of Superconducting Quantum Computers
~ Material development and 3D implementation of quantum bits ~
牧瀬圭正氏（国立天文台/産業技術総合研究所）
Dr. Kazumasa Makise (NAOJ/AIST)
概要
超伝導量子ビットを用いた社会実装可能な量子コンピュータの実現に向けて世界各国で研究開発が進められている。すでにマシンの高性能化はもちろんのこと、企業への導入、クラウドサービスの公開等、着実な進展を見せている。一方でハードウェアでは技術課題が多く存在する。特に集積化と量子コヒーレンス性能向上が最重要課題とされている。そこで、量子ビットの材料探索と実装技術の研究開発の現状と課題について紹介する。
Abstract
Research and development is underway around the world to realize a socially implementable quantum computer using superconducting qubits. Already, steady progress has been made in the performance of the machines, their introduction into enterprises, and the release of cloud services. On the other hand, there are many technical issues in hardware. Therefore, we present the current status and challenges of research and development of materials research and implementation technology for qubits.
■ 16:45 – 17:25
シンプルなブリッジ構造によるチップレット集積技術
Chiplet integration technology with simplest scheme
栗田 洋一郎氏（東京工業大学）
Dr. Yoichiro Kurita (Tokyo Institute of Technology)
概要
微細化に変わる集積規模拡大、性能向上／消費電力低減の新しい進化軸として、チップレット集積技術が注目を集めている。これは、主要なシステムを、従来の半導体実装技術に比べて密に結合された集積回路チップの集合体により構成するもので、半導体ウェハ／チップの物理的／製造技術的なディメンジョンを超え、かつ異なる機能・構造のものを大規模に集積するものである。これにより、従来の半導体集積回路技術では実現できなかった、異種構造集積による性能向上や、集積規模のスケーラビリティを提供することが可能になる。チップレット集積のためのプラットフォーム技術としてはこれまで、シリコン・インターポーザや、ポリマーベースのRDL (Redistribution Layer) インターポーザを用いた集積技術（RDL-first/Chip-last Fan-Outとも呼称）が開発・実用化されてきているものの、大規模な集積にはウェハサイズや製造技術による制限が指摘されている。一方で、シリコン・ブリッジとよばれる局所的に配置された高密度配線チップを用いる技術が大規模な集積に向けて開発されているが、その構造や製造プロセスの複雑性や高集積化のための製造精度の高さが課題となっている。今回、最小要素のチップレット集積構造／プロセスとして“Pillar-Suspended Bridge (PSB)” 技術を考案、コンセプト実証試作を行い、その実現性を立証した。
チップレットとシリコン・ブリッジの接続部には “MicroPillar” と呼ぶ柱状金属のみが介在している。チップレット集積体はブリッジと共にモールド樹脂封止されており、シリコン・ブリッジ側のモールドを貫通する“Tall Pillar”により外部電極に接続する。本構造により、チップレット／ブリッジの最小限の接続構造によるチップ間接続密度や電気特性の向上、外部接続配線の高周波特性や放熱性能の改善が可能となる。また、ブリッジの配線の種類が選択可能であることや、集積規模拡大時の歩留まりの問題がなく（Known Good Bridge）、集積モジュールのサイズや製造単位を大型パネルなどへ拡大できるという利点がある。本構造は、製造工程における(1) All Chip-lastプロセスによる高い接合精度と製造工程中のダイ・シフト（モールド封止の際チップが動いてしまう現象）の抑制、(2) 線膨張（Coefficient of Thermal Expansion: CTE）の整合した接合プロセスにより実現した。
Abstract
Tokyo Institute of Technology (Tokyo Tech) and a collaborative research company have developed chiplet integration technology that uses a technology called “Pillar Suspended-Bridge (PSB).” This technology will meet the requirements for broadband chip-to-chip communication and scalable chiplet integration, which will be required for future large-scale chiplet integration, with a minimal configuration and manufacturing process.
It features a silicon bridge interconnection structure via a fine “MicroPillar” for broadband communication between chips and a manufacturing process called “All Chip-last.” The structure and the process provide the requirements for chiplet integration in the simplest form. This technology is expected to accelerate the evolution of future semiconductor integrated circuit system technology, replacing miniaturization, which is predicted to slow down.
■ 17:25 – 17:35 休憩 Break
■ 17:35 – 18:15
先端システム技術研究組合 (RaaS) におけるPost-5Gプロジェクトの取組み
Activities on Post-5G Project at Research Association for Advanced Systems (RaaS）
丹羽正昭氏 (東京大学 システムデザイン研究センター (d.lab)/先端システム技術研究組合 (RaaS))
Dr. Masaaki Niwa (Systems Design Lab (d.lab), The University of Tokyo/Research Association for Advanced Systems (RaaS))
概要
ポスト5G情報通信システムにおいて、高度かつ多様な計算処理の実現が求められている一方、半導体デバイスの高性能化は年々難しくなっている。さらなる高性能化を実現するためには、微細化技術とチップレットに代表される周辺デバイスを単一パッケージに統合する先端パッケージング技術の両輪による技術の進展が不可欠である。先端システム技術研究組合では、システム設計、プロセステクノロジーの両面から3Dシステム集積化に向けた取り組みを展開している。本講演では、プロセス技術の観点から3Dシステム集積技術の最前線を概観するとともに、NEDOプロジェクト (JPNP20017) で取組み中の低温ハイブリッドボンディングによるWoW、CoW接合技術の紹介も交えて、日本の半導体産業に競争力強化に向けた施策を議論する。
Abstract
While advanced and diverse computational processing is required in the post-5G information communication systems, it is becoming more difficult to improve the performance of semiconductor devices year by year. In order to achieve even higher performance, it is essential to advance the technology through both miniaturization and advanced packaging that integrates peripheral devices represented by chiplets into a single package. Research Association for Advanced Systems is working on 3D system integration from both system design and process technology viewpoints. In this presentation, the forefront of 3D system integration technology will be overviewed from process technology perspective and measures to strengthen the competitiveness of the Japanese semiconductor industry will be discussed by introducing the WoW and CoW bonding technologies by low-temperature hybrid bonding worked on in the NEDO project (JPNP20017).
■ 18:15 – 18:20
閉会の挨拶： IEEE EPS Japan Vice Chair 田久真也（リンテック）
Closing remarks by Mr. Shinya Takyu, Vice Chair, IEEE EPS Japan Chapter (LINTEC Corporation)
参加費 Registration Fee
| IEEE EPS会員 |
無料 |
| IEEE会員 |
1,000円 |
| JIEP会員 |
2,000円 |
| 一般 |
3,000円 |
なおお支払い方法は銀行振込のみになります。
申し込み方法 Registration
参加希望の方は、2022年11月29日（火）までに下記申し込みフォームからお申し込みください。ZoomのURLはイブニングミーティングの前日ないし前々日にお知らせします。
参加申し込みフォーム
スマートホンからも申し込みできます。このQRコードを読み取ってリンク先にアクセスしてください。
所属機関のセキュリティの関係で上記フォームからの申し込みができない場合、スマートホンをお持ちでない場合には、必要情報を下記申込先へメールでお申し込み下さい。
また、お問い合わせの際も、下記へ連絡下さい。
申込先
産業技術総合研究所 高橋健司
kenji.takahashi@aist.go.jp
-----申し込み必要情報-----
- メールタイトル：[申し込み] 第56回EPSイブニングミーティング参加
- 氏名：
- 所属：
- メールアドレス：
- 参加方法：現地 or Web
- 会員資格：IEEE EPS or IEEE or JIEP or 一般
- 会員番号（会員の場合のみ）：
- 請求書・領収書の宛名：
＊宛名の指定がない場合、所属名で発行させて頂きます。
- 録画・録音・撮影の禁止：当イブニングミーティングでは録画・録音・撮影を禁止しています。
私は録画・録音・撮影の禁止に同意します。
- キャンセルポリシー：当イブニングミーティングはオンライン開催の性質上、ミーティング当日の参加・不参加確認が取りにくいため、一度登録されますと原則としてキャンセルはお受けできません。
私はキャンセルポリシーに同意します。
----------ここまで------------
------------------
Evening Meetingの内容についての問い合わせ先
Secretary, IEEE EPS Japan Chapter
石榑崇明 (Takaaki Ishigure)
慶応大学
Email:
ishigure@appi.keio.ac.jp
Copyright © IEEE EPS JAPAN CHAPTER, All Rights Reserved.
