IEEE CPMT Society Japan Chapter

第43回IEEE EPS Japan Chapter イブニングミーティング
43rd IEEE EPS Japan Chapter Evening Meeting
（開催報告）

主催: IEEE EPS Japan Chapter

日時： 2019年3月1日(金) 16:30 - 18:30
(受付開始 : 16:15)

場所

東京大学　本郷キャンパス
工学部14号館1階142講義室

概要

　近年、Sn-Biはんだを使った低温接合が半導体パッケージやSMT分野で注目を集めている。ラージダイを使ったアプリケーションでは、シリコンダイと有機基板のCTEミスマッチははんだ接続部の位置ズレや大きなストレスを引き起こす。また、高性能パッケージにおいては、エレクトロマイグレーション現象は重要な課題である。Sn-Biはんだはパッケージの信頼性を向上させることが期待される材料である。本稿では、接続部に一般的な鉛フリーはんだであるSACはんだとSn-Biはんだを用いた時の各種特性の違いについて紹介する。最初にラージダイ(20x20mm)を使ったフリップチップ接続部の反りやストレスの違いについて紹介する。Sn-Biはんだを使用した時のチップ実装後の反りはSAC使用時の約1/3で、はんだ接続部のストレスも減らす事が可能である。次にSACはんだとSn-Biはんだのエレクトマイグレーションメカニズムの違いについて紹介する。Sn-Biはんだは高いエレクトロマイグレーション耐性を示した。最後にSn-Biはんだを使った2.5Dアプリケーションについて紹介する。Sn-Biはんだを有機インターポーザーと有機基板の接続に採用することで反りとはんだ接続部のストレスを減らせることを示した。
Abstract

　Recent years, a low temperature interconnection using Sn-Bi solder has received remarkable attention from semiconductor packaging and SMT industry. In case of large size die application, CTE mismatch between a silicon die and an organic substrate induce large misalignment and large stress at solder interconnection. In addition, electro-migration phenomenon is the most significant problem for high performance packages. Sn-Bi solder is strong candidate material to improve package reliability. In this report, we introduce the difference of various characteristics using Sn3.0wt.%Ag0.5wt.%Cu (SAC) solder which is conventional lead-free solder and Sn-Bi solder for interconnection. Firstly, we introduce the difference of warpage behavior and stress change between Sn 57 wt.% Bi (Sn57Bi) solder and SAC solder in the flip chip interconnection area using a large die (20 × 20 mm). The warpage after chip mounting using Sn57Bi solder was 1/ 3 compared with that using SAC solder. And the microstructure and strain analyses results using electron backscattered diffraction showed that using Sn57Bi solder has less affected by thermal stress than using SAC solder. Secondly, we introduce the difference of electro-migration mechanism between SAC and Sn-Bi solder. Sn-Bi solder showed high electro-migration resistivity. Finally, we also introduce 2.5D applications using Sn-Bi solder. We found that the warpage and the solder interconnection stress could be reduced by using Sn-Bi solder for interconnection between an organic interposer and an organic substrate.

概要

　投資コストを1/1,000に抑える多品種少量向け超小型電子デバイス製造ライン・ミニマルファブの開発が進められている。ミニマルファブの現在の一つの大きな課題は、前工程をミニマルファブで1個単位で生産したとしても、その後のパッケージング工程が大量生産型のままでは、実際にユーザーに1個ずつ半導体デバイスを提供することはできないことにある。そこで、我々は、ミニマルファブの前工程とパッケージング工程を統合化した、前工程-後工程統一システムのモデルを創出し、このシステムモデルを具現化するためのプロセス装置とそれらを用いて作るハーフインチサイズパッケージの開発を進めてきた。ここでパッケージに基本的に求められることは、Siウェハ上の電極パッドからパッケージの外部端子まで配線を引き出し、電気的導通が確実に得られることである。この電気的導通のための中核をなすプロセスがレーザビア加工である。これまで、ハーフインチウェハのボンディング、モールディング、レーザビア、モールド上再配線形成のプロセス開発を行い、電気的導通を確認してきた。しかし、実際の実用デバイスでは、ビアのコンタクト抵抗値とその面内分布の均一性が求められる。今回、コンタクト抵抗のばらつきを評価しつつ、コンタクト構造の改善を図ったので報告する。
Abstract

　Ball Grid Array (BGA) packaging tool-set and packaging process using a half-inch sized package have been developed. The packaging tool-set is integrated with device manufacturing process line of Minimal Fab that uses half-inch wafers. The packaging line for the half-inch sized package with packaging tools of a die-bonding, a compression molding, a laser ablation, a sputtering and an electroplating of Cu, a redistribution layer (RDL) patterning, a Cu wet-etching, an inkjet, a ball mounting, and a reflow were developed. The packaging process was evaluated by cross-bridge Kelvin resistor (CBKR) test-structures with 3-vias using the BGA package fabricated by the line. Moreover, we have improved electrical contacts between devices and the package by changing Al-Si electrode pads on the device to Cu/Ti pads. As a result, contact-resistances of the vias with the Cu/Ti electrode pads have reduced by three orders of magnitude lower than those of the Al-Si electrode pads.

概要

　ダイファーストタイプのファンアウトパッケージの再配線層形成時に、モールド成型されたウェハやパネルにおいてダイシフトと呼ばれる設計上のダイの位置の対する実際のダイの位置に差が生じることが課題の一つとして知られている。本研究では、このダイの位置精度とそのずれの補償方法をサンプル作製と計算の両面から検討した。その結果、ダイシフトにはモールド工程時のフローの影響は殆ど無く、構成材料である封止材の硬化収縮、封止材、仮固定材、サポート材の線膨張係数、弾性率を用いた計算によりダイシフトは見積もることができることがわかった。さらにこの計算に用いた式から予測されるシフト量を織り込んだプレシフトをダイ搭載時に行うことにより、ダイシフトが大きく抑制せきることが確認できた。
Abstract

　Die position accuracy is one of the important topics of the fabrication processes of die first fan out packages (FO-PKG). In this research the die potion accuracy and the compensation was studied by the combined approach of the sample preparation and the numerical calculation. As a result, the flow didn’t influence on the die shift significantly and the die shift could be estimated by the component material properties, which were the curing shrinkage of the EMC (epoxy molding compound), and the CTE (coefficient of thermal expansions) and the elastic moduli of the EMC, the TBA (temporary bonding adhesive) and the support. The value of the thermal die shift can be predicted by the developed formalism. The pre-shift die mounting using the predicted value significantly can suppress the thermal die shift.