2011 第4回IEEE CPMT Society Japan Chapter イブニングミーティング
2011　4rd IEEE CPMT Society Japan Chapter Evening Meeting
（開催報告）

主催: IEEE CPMT Society Japan Chapter

日時：2011年10月7日(金) 17:00 - 19:00
（受付開始：16:30）

場所：芝浦工業大学　豊洲キャンパス　研究棟5F大会議室
http://www.shibaura-it.ac.jp/about/campus_toyosu.html

会場アクセス
http://www.shibaura-it.ac.jp/access/

講演者：富士通アドバンストテクノロジ(株)　デバイス実装技術部　小出 正輝

概要　：今回スーパーコンピュータ用に開発されたCPUである SPARC64FVIIIfxにおいて採用されたパッケージ実装技術について紹介する。 今回目標性能達成のために特に要求されたのは主記憶とのデータ転送帯域を確保すること、 及びCPU間のインターコネクトを高速に接続すること及び、高効率冷却のための低熱抵抗構造である。 今回これらを実現した実装構造について紹介する。

LSI Packaging Development for High-end CPU Built into Supercomputer ; SPARC64VIIIfx is a processor developed for a super computing system. For achieving the high performance super-computing power, we need high memory band width and high speed interconnection technology between CPUs, and low heat resistance package structure.　In this session, I will introduce the packaging technology that are developed for SPARC64VIIfx package.

講演者：日立製作所(株)　 横浜研究所　植松　裕

概要　：デジタル機器内の信号は高速化が進み、 シリアル伝送は10Gbps級の伝送が採用されつつあります。このような背景の中、 超高速伝送を実現するためのシグナルインテグリティ（信号品質）設計の回路技術・ 実装技術とともに、伝送品質を左右するパワーインテグリティ（電源品質）設計技術に ついて最新の技術動向を紹介します。

Technology Trends in Signal Integrity and Power Integrity; Signaling speed in digital equipments keeps improving, and serial interface with more than 10 Gbps is also adopted in recent products. In this presentation, we will introduce trends of circuit technologies and implementation technologies for signal integrity design to realize ultra-high speed interconnect.. We will also introduce the technology trend of power integrity design that affects the signal integrity.