IEEE SSCS Kansai Chapter Technical Seminar(ISSCC2024国内報告会)

IEEE SSCS Kansai Chapterでは,下記の日程で技術セミナー(ISSCC2024国内報告会)を開催致します.
今回は,半導体集積回路に関する学会ISSCC 2024で講演された方をお招きします.

場所:ベルサール飯田橋駅前 Room1およびオンライン(Zoom)
問い合わせ:ml-ssc-kansaiあっと (兼本大輔)

開始 終了 タイトル 発表者(敬称略) 所属 座長(敬称略)
10:00 10:05 Opening 橋本 隆 パナソニック 兼本
10:05 10:15 IEEE SSCS Japan Industry Contribution Award 表彰式
橋本 隆 パナソニック 兼本
10:15 10:30 ISSCC 2024 概要 宮地幸祐 信州大学 兼本
10:30 10:55 A Load-Variation-Tolerant Doherty Power Amplifier with Dual-Adaptive-Bias Scheme for 5G Handsets 今井翔平 村田製作所 濱田
10:55 11:20 A 236-to-266GHz 4-Element Amplifier-Last Phased-Array Transmitter in 65nm CMOS Chun Wang 東京工業大学 濱田
11:20 11:45 A 7GHz Digital PLL with Cascaded Fractional Divider and Pseudo-Differential DTC Achieving -62.1dBc
Fractional Spur and 143.7fs Integrated Jitter
Dingxin Xu 東京工業大学 濱田
11:45 12:10 A 23.9TOPS/W @ 0.8V, 130TOPS AI Accelerator with 16× Performance- Accelerable Pruning in 14nm Heterogeneous Embedded MPU for Real- Time Robot Applications 野瀬 浩一 ルネサスエレクトロニクス 濱田
12:10 13:20 Lunch
13:20 13:30 ISSCC2024 技術トレンド : MEM 伊藤 孝 ルネサスエレクトロニクス 橋本
13:30 13:40 ISSCC2024 技術トレンド : RF 濱田裕史 NTT 橋本
13:40 13:50 ISSCC2024 技術トレンド : TD 三浦典之 大阪大学 橋本
13:50 14:00 ISSCC2024 技術トレンド : IMMD 濱口 睦 シャープ 橋本
14:00 14:10 ISSCC2024 技術トレンド : SEC 菅原 健 電気通信大学 橋本
14:10 14:20 Break
14:20 14:45 A 4mW 45pT/√Hz Magnetoimpedance-Based ΔΣ Magnetometer with Background Gain Calibration and Short-Time CDS Techniques 秋田一平 産業技術総合研究所 深澤
14:45 15:10 A 64.4% Efficiency 5.8GHz RF Wireless Power Transfer Receiver with GaAs E-pHEMT Rectifier and 45.2μs
MPPT Time SIDITO Buck-Boost Converter Using VOC Prediction Scheme
宮地幸祐 信州大学 深澤
15:10 15:35 Environmentally Friendly Disposable Circuit and Battery System for Reducing Impact of E-Waste 三浦直樹 日本電信電話 深澤
15:35 15:55 A 818-4094TOPS/W Capacitor-Reconfigured CIM Macro for Unified Acceleration of CNNs and Transformers 吉岡健太郎 慶應義塾大学 深澤
15:55 16:05 Break
16:05 16:30 A 1Tb Density 3b/Cell 3D-NAND Flash on a 2YY Tier Technology with a 300MB/s Write Throughput 河合鉱一 マイクロンジャパン 兼本
16:30 16:55 A 22nm 10.8Mb Embedded STT-MRAM Macro Achieving over 200MHz Random-Read Access and a
10.4MB/s Write Throughput with an In-Field Programmable 0.3Mb MTJ-OTP for High-End MC
小川大也 ルネサスエレクトロニクス 兼本
16:55 17:20 A 3nm FinFET 4.3GHz 21.1Mb/mm2 Double-Pumping 1-Read and 1-Write Pseudo-2-Port SRAM with
Folded-Bitline Multi-Bank Architecture
原口 大 TSMC Design Technology 兼本
17:20 17:45 A 3nm 32.5TOPS/W, 55.0TOPS/mm2 and 3.78Mb/mm2 Fully-Digital Computing-in-Memory Macro
Supporting INT12 x INT12 with a Parallel-MAC Architecture and Foundry 6T SRAM Bit Cell
藤原英弘 TSMC 兼本
17:45 17:50 Closing 島崎 靖久 ルネサスエレクトロニクス 兼本

Last modified: Mar. 1, 2024