IEEE SSCS Kansai Chapter Technical Seminar

IEEE SSCS Kansai Chapterでは，下記の日程で技術セミナーを開催致します．
今回はSymposia on VLSI Technology/Circuits 国内報告会として, 2023 Symposia on VLSI Technology/Circuits で講演された方をお招きします.
今回も IEEE EDS Society と合同で Technology および Joint Session での講演者もお招きしており，例年以上に多数の講演を聴講いただけます.
参加は無料です．会場は大阪大学付属図書館　理工学図書館　図書館ホールおよびオンラインです．
申し込みフォームから申し込み頂きました方へ，開催前日（7月24日）にオンラインの接続先URLをご連絡します．

日時
2023年7月25日（火）9:30より17:50 (予定)

会場
大阪大学付属図書館　理工学図書館　図書館ホール　ならびに　オンライン

主催
IEEE Solid-State Circuits Society Kansai Chapter, IEEE Electron Devices Society Kansai Chapter

共催
IEEE Solid-State Circuits Society Japan Chapter, IEEE Electron Devices Society Japan Chapter

講演

9:30-9:35 Opening 橋本隆(IEEE SSCS KC Chair)

9:35-9:50 VLSI 2023概要濱田基嗣(VLSI Symposium 2023 Program Chair)

Session 1 (Chair: 兼本大輔 (大阪大学))

9:50-10:05 Pianissimo: A Sub-mW Class DNN Accelerator with Progressive Bit-by-Bit Datapath Architecture for Adaptive Inferenceat Edge 鈴木淳之介 (東京工業大学)

10:05-10:20 183.4nJ/inference 152.8μW Single-Chip Fully Synthesizable Wired-Logic DNN Processor for Always-On 35 Voice Commands Recognition Application 澄川玲維 (東京大学)

10:20-10:35 A Compact 0.9uW Direct-Conversion Frequency Analyzer for Speech Recognition with Wide-Range Q-Controlable Bandpass Rectifier 道正志郎 (東京工業大学)

10:35-10:50 A 0.75V 0.016mm2 12ENOB 7nm CMOS Cyclic ADC with 1.5bit Passive Amplification Stage and Dynamic Capacitance Scaling 大島　俊 (日立製作所)

10:50-11:00 Break　

Session 2 (Chair: 中田洋平 (パナソニック))

11:00-11:15 Long-Time-Constant Leaky-Integrating Oxygen-Vacancy Drift-Diffusion FET for Human-Interactive Spiking Reservoir Computing 井上　悠 (産総研)

11:15-11:30 A Back-Illuminated 6 μm SPAD Depth Sensor with PDE 36.5% at 940 nm via Combination of Dual Diffraction Structure and 2×2 On-Chip Lens 坂井康介 (ソニー　セミコンダクタ　ソリューションズ)

11:30-11:45 Two-Dimensionally Arranged Display Drivers Achieved by OS/Si Structure 幸村雄介 (半導体エネルギー研究所)

11:45-12:00 Bumpless Build Cube (BBCube) 3D: Heterogeneous 3D Integration Using WoW and CoW to Provide TB/s Bandwidth with Lowest Bit Access Energy 中條徳男 (日立製作所)

12:00-14:00 Lunch　

Session 3 (Chair: 川口博 (神戸大学))

14:00-14:15 1Mbit 1T1C 3D DRAM with Monolithically Stacked One Planar FET and Two Vertical FET Heterogeneous Oxide Semiconductor Layers over Si CMOS 岡本佑樹 (半導体エネルギー研究所)

14:15-14:30 A 3-nm 27.6-Mbit/mm2 Self-Timed SRAM Enabling 0.48 - 1.2 V Wide Operating Range with Far-End Pre-Charge and Weak-Bit Tracking 青柳佑海人 (TSMC　デザインテクノロジ)

14:30-14:45 3.7-GHz Multi-Bank High-Current Single-Port Cache SRAM with 0.5V-1.4V Wide Voltage Range Operation in 3nm FinFET for HPC Applications 長田佳晃 (TSMC　デザインテクノロジ)

14:45-15:00 A 40 nm 2 kb MTJ-Based Non-Volatile SRAM Macro with Novel Data-Aware Store Architecture for Normally Off Computing 鈴木健太 (ソニー　セミコンダクタ　ソリューションズ)

15:00-15:15 A 1Tb 3b/Cell 3D-Flash Memory of more than 17Gb/mm2 bit Density with 3.2Gbps Interface and 205MB/s Program Throughput 白石　圭 (キオクシア)

15:15-15:25 Break　

Session 4 (Chair: 深澤光弥 (ルネサスエレクトロニクス))

15:25-15:40 Circuit Designs for Practical-Scale Fault-Tolerant Quantum Computing 鈴木泰成 (NTT コンピュータ＆データサイエンスラボラトリ)

15:40-15:55 216 fps 672 × 512 pixel 3 μm Indirect Time-of-Flight Image Sensor with 1-Frame Depth Acquisition for Motion Artifact Suppression 横川創造 (ソニー　セミコンダクタ　ソリューションズ)

15:55-16:10 An 0.08e-・pJ/Step 14-bit Gain-Adaptive Single-Slope Column ADC with Enhanced HDR Function for High-Quality Imagers ルォン・フォン (ソニー　セミコンダクタ　ソリューションズ)

16:10-16:25 A 3.36 μm-Pitch SPAD Photon-Counting Image Sensor Using Clustered Multi-Cycle Clocked Recharging Technique with Intermediate Most-Significant-Bit Readout 高塚挙文 (ソニー　セミコンダクタ　ソリューションズ)

16:25-16:35 Break　

Session 5 (Chair: 小池洋紀 (東北大学))

16:35-16:50 A Reference-Sampling PLL with Low-Ripple Double-Sampling PD Achieving -80-dBc Reference Spur and -259-dB FoM　with 12-pF Input Load Zunsong Yang (東京大学)

16:50-17:05 A 24-OSR to Simplify Anti-Aliasing Filter 2MHz-BW 83dB-DR 3rd-Order DT-DSM Using FIA-Based Integrator and Noise-Shaping SAR Combined Digital Noise-Coupling Quantizer　深澤光弥 (ルネサスエレクトロニクス)

17:05-17:20 A Time-Mode-Modulation Digital Quadrature Power Amplifier Based on 1-bit Delta-Sigma Modulator and Transformer Combined FIR FIlter 岡田健一 (東京工業大学)

17:20-17:35 A Sub-THz Full-Duplex Phased-Array Transceiver with Self-Interference Cancellation and LO Feedthrough Suppression 岡田健一 (東京工業大学)

17:35-17:45 ISSCC 2024 投稿のご案内三浦　典之(ISSCC2024 Japan Representative)

17:45-17:50 Closing 島崎靖久(IEEE SSCS JC Chair)

参加費
無料

参加方法
申し込みフォームにて申し込みいただきますようお願いいたします。

申込〆切
2023年7月23日(日) 17:00

Last modified: July 15, 2023

日時	2023年7月25日（火）9:30より17:50 (予定)
会場	大阪大学付属図書館　理工学図書館　図書館ホール　ならびに　オンライン
主催	IEEE Solid-State Circuits Society Kansai Chapter, IEEE Electron Devices Society Kansai Chapter
共催	IEEE Solid-State Circuits Society Japan Chapter, IEEE Electron Devices Society Japan Chapter
講演
	9:30-9:35	Opening	橋本隆(IEEE SSCS KC Chair)
	9:35-9:50	VLSI 2023概要	濱田基嗣(VLSI Symposium 2023 Program Chair)
	Session 1 (Chair: 兼本大輔 (大阪大学))
	9:50-10:05	Pianissimo: A Sub-mW Class DNN Accelerator with Progressive Bit-by-Bit Datapath Architecture for Adaptive Inferenceat Edge	鈴木淳之介 (東京工業大学)
	10:05-10:20	183.4nJ/inference 152.8μW Single-Chip Fully Synthesizable Wired-Logic DNN Processor for Always-On 35 Voice Commands Recognition Application	澄川玲維 (東京大学)
	10:20-10:35	A Compact 0.9uW Direct-Conversion Frequency Analyzer for Speech Recognition with Wide-Range Q-Controlable Bandpass Rectifier	道正志郎 (東京工業大学)
	10:35-10:50	A 0.75V 0.016mm2 12ENOB 7nm CMOS Cyclic ADC with 1.5bit Passive Amplification Stage and Dynamic Capacitance Scaling	大島　俊 (日立製作所)
	10:50-11:00	Break
	Session 2 (Chair: 中田洋平 (パナソニック))
	11:00-11:15	Long-Time-Constant Leaky-Integrating Oxygen-Vacancy Drift-Diffusion FET for Human-Interactive Spiking Reservoir Computing	井上　悠 (産総研)
	11:15-11:30	A Back-Illuminated 6 μm SPAD Depth Sensor with PDE 36.5% at 940 nm via Combination of Dual Diffraction Structure and 2×2 On-Chip Lens	坂井康介 (ソニー　セミコンダクタ　ソリューションズ)
	11:30-11:45	Two-Dimensionally Arranged Display Drivers Achieved by OS/Si Structure	幸村雄介 (半導体エネルギー研究所)
	11:45-12:00	Bumpless Build Cube (BBCube) 3D: Heterogeneous 3D Integration Using WoW and CoW to Provide TB/s Bandwidth with Lowest Bit Access Energy	中條徳男 (日立製作所)
	12:00-14:00	Lunch
	Session 3 (Chair: 川口博 (神戸大学))
	14:00-14:15	1Mbit 1T1C 3D DRAM with Monolithically Stacked One Planar FET and Two Vertical FET Heterogeneous Oxide Semiconductor Layers over Si CMOS	岡本佑樹 (半導体エネルギー研究所)
	14:15-14:30	A 3-nm 27.6-Mbit/mm2 Self-Timed SRAM Enabling 0.48 - 1.2 V Wide Operating Range with Far-End Pre-Charge and Weak-Bit Tracking	青柳佑海人 (TSMC　デザインテクノロジ)
	14:30-14:45	3.7-GHz Multi-Bank High-Current Single-Port Cache SRAM with 0.5V-1.4V Wide Voltage Range Operation in 3nm FinFET for HPC Applications	長田佳晃 (TSMC　デザインテクノロジ)
	14:45-15:00	A 40 nm 2 kb MTJ-Based Non-Volatile SRAM Macro with Novel Data-Aware Store Architecture for Normally Off Computing	鈴木健太 (ソニー　セミコンダクタ　ソリューションズ)
	15:00-15:15	A 1Tb 3b/Cell 3D-Flash Memory of more than 17Gb/mm2 bit Density with 3.2Gbps Interface and 205MB/s Program Throughput	白石　圭 (キオクシア)
	15:15-15:25	Break
	Session 4 (Chair: 深澤光弥 (ルネサスエレクトロニクス))
	15:25-15:40	Circuit Designs for Practical-Scale Fault-Tolerant Quantum Computing	鈴木泰成 (NTT コンピュータ＆データサイエンスラボラトリ)
	15:40-15:55	216 fps 672 × 512 pixel 3 μm Indirect Time-of-Flight Image Sensor with 1-Frame Depth Acquisition for Motion Artifact Suppression	横川創造 (ソニー　セミコンダクタ　ソリューションズ)
	15:55-16:10	An 0.08e-・pJ/Step 14-bit Gain-Adaptive Single-Slope Column ADC with Enhanced HDR Function for High-Quality Imagers	ルォン・フォン (ソニー　セミコンダクタ　ソリューションズ)
	16:10-16:25	A 3.36 μm-Pitch SPAD Photon-Counting Image Sensor Using Clustered Multi-Cycle Clocked Recharging Technique with Intermediate Most-Significant-Bit Readout	高塚挙文 (ソニー　セミコンダクタ　ソリューションズ)
	16:25-16:35	Break
	Session 5 (Chair: 小池洋紀 (東北大学))
	16:35-16:50	A Reference-Sampling PLL with Low-Ripple Double-Sampling PD Achieving -80-dBc Reference Spur and -259-dB FoM　with 12-pF Input Load	Zunsong Yang (東京大学)
	16:50-17:05	A 24-OSR to Simplify Anti-Aliasing Filter 2MHz-BW 83dB-DR 3rd-Order DT-DSM Using FIA-Based Integrator and Noise-Shaping SAR Combined Digital Noise-Coupling Quantizer	深澤光弥 (ルネサスエレクトロニクス)
	17:05-17:20	A Time-Mode-Modulation Digital Quadrature Power Amplifier Based on 1-bit Delta-Sigma Modulator and Transformer Combined FIR FIlter	岡田健一 (東京工業大学)
	17:20-17:35	A Sub-THz Full-Duplex Phased-Array Transceiver with Self-Interference Cancellation and LO Feedthrough Suppression	岡田健一 (東京工業大学)
	17:35-17:45	ISSCC 2024 投稿のご案内	三浦　典之(ISSCC2024 Japan Representative)
	17:45-17:50	Closing	島崎靖久(IEEE SSCS JC Chair)
参加費	無料
参加方法	申し込みフォームにて申し込みいただきますようお願いいたします。
申込〆切	2023年7月23日(日) 17:00