IEEE SSCS Kansai Chapter Technical Seminar

IEEE SSCS Kansai Chapterでは,下記の日程で技術セミナーを開催致します.
今回はSymposium on VLSI Circuits 2016報告会とDL講演会です.

2016年6月13-17日のSymposium on VLSI Circuits 2016(ハワイ,米国)で発表された
注目論文を9名の方から,またマイクロンメモリジャパンの高井様よりDL講演をいただく予定です.

参加は無料ですが,準備の都合上,6月22日までに申込み フォームにて申込み頂きますよう御願い致します.
なお,下記スケジュールは修正がなされる場合がありますので,ご承知おきください.



日時
2016年6月24日(金)10:00より17:30(予定)
会場
神戸大学・梅田インテリジェントラボラトリ; 講義室. Access Map
主催
IEEE Solid-State Circuits Society Kansai Chapter
共催
IEEE Solid-State Circuits Society Japan Chapter
神戸大学大学院工学研究科
講演
10:00-10:05
Opening
10:05-10:30
Symposium on VLSI Circuits 2016 レビュー講演

高宮 真 様(東京大学)
10:30-10:55
Lecture 1 (Oversampling Data Converters), 3.1
"A 97.99 dB SNDR, 2 kHz BW, 37.1 uW Noise-Shaping SAR ADC with Dynamic Element Matching and Modulation Dither Effect"

小畑 幸嗣 様(パナソニック株式会社)
10:55-11:20
Lecture 2 (Ultra High Speed Wireline Transceivers), 5.2
"A 28.3 Gb/s 7.3 pJ/bit 35 dB Backplane Transceiver with Eye Sampling Phase Adaptation in 28 nm CMOS"

宮岡 弘樹 様(株式会社ソシオネクスト)
11:20-11:45
Lecture 3 (Power Management), 9.2
"A Wireless Power Transfer System with Enhanced Response and Efficiency by Fully-Integrated Fast-Tracking Wireless Constant-Idle-Time Control for Implants"

川尻 徹 様(慶応大学)
11:45-13:30
Lunch
13:30-13:55
Lecture 4 (Low Power RF-Transceivers), 7.5
"An 18 μW Spur Canceled Clock Generator for Recovering Receiver Sensitivity in Wireless SoCs"

小笠原 陽介 様(株式会社東芝)
13:55-14:20
Lecture 5 (Advanced Imagers), 21.2
"An 8.3M-pixel 480fps Global-Shutter CMOS Image Sensor with Gain-Adaptive Column ADCs and 2-on-1 Stacked Device Structure"

佐藤 守 様(ソニーセミコンダクタソリューションズ(株))
14:20-14:45
Lecture 6 (Advanced Imagers), 21.2
"A Dead-time Free Global Shutter CMOS Image Sensor with in-pixel LOFIC and ADC using Pixel-wise Connections"

黒田 理人 様(東北大学)
14:45-15:00
Break
15:00-15:25
Lecture 7 (Clock and Frequency Synthesis), 16.4
"An 8.865-GHz -244dB-FOM High-Frequency Piezoelectric Resonator-Based Cascaded Fractional-N PLL with Sub-ppb-Order Channel Adjusting Technique"

池田 翔 様(東京工業大学)
15:25-15:50
Lecture 8 (VCOs and Optical Building Blocks), 20.4
"A 50.6-Gb/s 7.8-mW/Gb/s --7.4-dBm Sensitivity Optical Receiver based on 0.18-um SiGe BiCMOS Technology"

竹本 享史 様((株)日立製作所)
15:50-16:15
Lecture 9 (Memory Design), 2.2
"A 6.05-Mb/mm2 16-nm FinFET Double Pumping 1W1R 2-port SRAM with 313 ps Read Access Time"

薮内 誠 様(ルネサスエレクトロニクス(株))
16:15-16:30
Break
16:30-17:30
DL講演会
"Low-Power High-Bandwidth DRAM Circuit Design 〜LPDDR〜"
(低電力広バンド幅DRAM回路設計 〜LPDDR〜)

高井 康浩 様(マイクロンメモリジャパン)
17:30-17:35
Closing

日高 秀人(IEEE SSCS Kansai Chapter Chair, ルネサスエレクトロニクス(株))
参加費
無料
参加方法
申し込みフォーム にて申し込みいただきますようお願いいたします。


Last modified: Jun. 1, 2016