IEEE SSCS Kansai Chapterでは，下記の日程で技術セミナーを開催致しました． 今回は先端プロセス技術におけるメモリ，アナログ設計技術に焦点をあて， 福岡工業大学の山内 寛行教授と松下電器産業の道正 志郎様にご講演いただきました．
| 日時 | 2007年12月11日(火曜日) 13:30より17:00 | |
| 会場 | 立命館大学大阪オフィス(淀屋橋) ６Fセミナールーム (開場13:00) | |
| 13:30-15:00 | ||
| 「45nm以降のSRAMスケーリングトレンドの展望と関連する回路設計技術」 | 山内 寛行 教授 (福岡工業大学) | |
90nmから45nm以降のスケーリングされた微細トランジスタの閾値電圧のミスマッチの増大が、LSIの中で最小のトランジスタを使いがちなSRAMのファンクショナルマージンのばらつきに与える影響をより顕著にしてきた。各マージンの６σレベルのばらつき量はその中心値の値と同レベルにまで達してきている。本講演では、そのばらつき量の及ぼす影響を、電源電圧依存性、デバイスフィチャーサイズ依存性の観点から、45nmのデバイス特性に基づき示す。その深刻さを共有化したのち、今後のスケーリングペースの寿命をできるだけ延長するための回路技術を議論する。 さらには、６Ｔ以外の非対称６Ｔや、８Ｔ、１０Ｔのセルトポロジーについてもそのスケーリングトレンドを議論し、動作電圧範囲や要求される速度に対してどのように、それらのセルが棲み分けるのかも議論してまとめを行う。 |
||
| 15:15-16:45 | ||
| 「先端プロセスにおけるアナログ回路設計」 |
道正 志郎 様 (松下電器産業) | |
| 先端プロセスにおけるアナログ回路設計の課題とその対策について述べる。先端プロセスでは、配線抵抗、レイアウトの際の応力歪み、トランジスタばらつき、電源ノイズ等を全て考慮した設計が必要となるが、事前にこれら全ての影響を把握することは難しい。従って、自らの性能を把握し、自動的にパフォーマンス最適化あるいは、補正をかけることのできる自律制御アナログ回路の実現が必要である。また、先端プロセスでは、トランジスタの速度の向上は見込めるため、オーバーサンプルによりばらつきを高周波領域に拡散させる手法も有効である。本講演では、このようなアナログ回路のデジタル補正および制御を中心としたいくつかの設計事例を紹介する。 | ||
| 参加者 | 41名(学生12名) | |
| 当日写真 |
山内先生のご講演の様子 道正様のご講演の様子  講演者役員  |
|