## 先端CMOSアナログ集積回路の課題と今後の展開

CMOSによる回路実現を前提として....

大阪大学 谷口研二

概要 I.MOSFETを用いた増幅回路 II.高速アナログ回路設計のポイント II.CMOSアナログ回路のレイアウト

常にMOSFET構造を意識しながら.....

# I.MOSFETを用いた増幅回路

1. MOSFETの基本構造

2. MOS素子を用いた増幅回路

3. 増幅回路の周波数特性

4. 半導体ロードマップと新構造デバイス

### CMOSアナログ回路の電源電圧の推移





















| ゲート長   | 65   | 53   | 45   | 37   | 32   | 28   | 20   | nm                    |
|--------|------|------|------|------|------|------|------|-----------------------|
| EOT    | 2.1  | 2.1  | 1.9  | 1.6  | 1.5  | 1.4  | 1.2  | nm                    |
| ゲート空乏  | 0.8  | 0.7  | 0.7  | 0.7  | 0.4  | 0.4  | 0.4  | nm                    |
| ゲートリーク | 0.5  | 0.9  | 1.5  | 2.2  | 3.1  | 4.8  | 10   | 0.01A/cm <sup>2</sup> |
| オフリーク  | 10   | 15   | 20   | 25   | 30   | 40   | 60   | pA/um                 |
| 移動度増大  | 1.0  | 1.0  | 1.0  | 1.0  | 1.3  | 1.3  | 1.3  |                       |
| 飽和速度増大 | 1.0  | 1.0  | 1.0  | 1.0  | 1.0  | 1.0  | 1.0  |                       |
| 相対性能   | 1.17 | 1.42 | 1.64 | 1.88 | 2.39 | 2.64 | 4.10 | 基準2003年               |
|        |      |      |      |      |      |      |      | ,                     |

High k

メタルゲート 歪シリコン

FD-SOI







3. マルチゲート構造



ウエハ貼り合せ

ウエハ2枚

Si



# Ⅱ.高速アナログ集積回路設計のポイント

1.素子のマッチング(入力差動対)

2.オペアンプの最大GBWについて

3.PSRR(Power Supply Rejection Ratio)

1.MOS素子のマッチング





差動入力対





1.素子特性のミスマッチの要因

〇系統的に特性がばらつく

Oランダムな統計的ばらつき

2.ミスマッチを軽減する方法











 K.R.Laksmlkumar, R.A.Hadaway, and M.A.Copeland, "Characterization and Modeling of Mismatch in MOS transistors for Precision Analog Design," IEEE Journal of Solid State Circuits, SC-21, 1057 (1986).
M.J.M.Pelgrom, A.C.J.Duinmaijer, and A.P.G.Welbers, "Matching Properties of MOS transistors," IEEE Journal of Solid-State Circuits, SC-24, 1433 (1989)











 $C_{gs}$  一つ分少ない





pチャネルMOSFETをバイパス





## さらに大きなGBWを得るには....

#### (信号経路にカレントミラーを避ける)



4.PSRR(Power Supply Rejection Ratio)を確保するには <mark>ー般的な全差動オペアンプ</mark> 高周波領域では寄生容量が問題  $V_{DD}$ PSRR (Power Supply Rejection Ratio) ・高速動作→消費電力大
・PSRRが悪い **CMFB** 雑音の重畳 Bias Bias  $V_{out}^-$ ICチップ  $V_{out}^+$  $V_{in}^ V_{in}^+$  $V_{DD}$ M1  $C_{C}$ C<sub>out</sub> M3 Bias um Decoupling capacitor 高速アナログ回路  $V_{in}$  $V_{out}$ 高速アナログ回路では必須  $g_{m3}$ 安定動作: Non. pole  $C_{out}$ 出力段の電流→大  $V_{SS}$  $\frac{g_{m1}}{C_c}$ Unity gain freq.















