

(203) LSI

## 低雑音・低利得偏差二帯域同時受信増幅器の検討

### Study on Low-Noise and Low-Gain-Deviation Dual-Band Concurrent Amplifier

澤山唯人 森下賢幸 小椋清孝 伊藤信之  
Yuito Sawayama Takayuki Morishita Kiyotaka Komoku Nobuyuki Itoh

岡山県立大学大学院 情報系工学研究科 システム工学専攻

#### 1 研究背景・目的

近年、無線通信は急速な成長を続けており、そのデータレート向上への要求はとどまるところを知らない。そのため、LTE からは複数帯域で同時に通信を行うことでデータレートを向上させる技術である Carrier Aggregation (CA) が導入された。しかし、通常考えられるように単帯域処理を行う受信器を複数搭載することは回路面積、消費電力の増加を招くため、一つの受信器で複数帯域処理を行う新たな受信器の必要性が高まっている。

我々の研究室では二帯域同時受信低雑音増幅器 (Low Noise Amplifier, LNA) の設計開発を進めており、現在までに電流再利用型や相互誘導型といった二帯域同時受信 LNA の実現可能性を示してきた。

図 1 に本研究室で設計された相互誘導型整合回路を出入力部に備えた LNA の特性を示す[1]。




図 1 従来回路における Sパラメータ, NF解析結果

この回路の  $S_{21}$ ,  $NF$  は 2.4 GHz において 19.9, 5.1 dB, 5.25 GHz において 12.1, 3.9 dB であり、ゲイン偏差が 7.8 dB と大きく、雑音指数 (Noise Figure,  $NF$ ) も高いため改善が必要である。本研究では、二帯域同時受信 LNA のゲイン偏差と  $NF$  の改善を行った。本研究で検討した LNA の動作周波数は、4G で CA が運用されている、1.7GHz/3.5GHz とし、使用したプロセスは 0.18  $\mu\text{m}$  CMOS プロセスである。

#### 2 回路検討

図 2 に従来研究[1]で設計された LNA 回路を示す。




図 2 従来回路

ここで、 $R_s$  は信号源抵抗、 $L_g$  はゲートインダクタ、 $C_{gs}$  はトランジスタのゲートソース間容量、 $L_s$  はソースインダクタ、 $L_{2in}$ ,  $C_{2in}$  は入力部の 2 次側のインダクタとキャパシタである。また、 $R_L$  は負荷抵抗、 $L_{1out}$ ,  $C_{1out}$ ,  $L_{2out}$ ,  $C_{2out}$  はそれぞれ出力部 1 次側および 2 次側のインダクタとキャパシタ、 $k_{in}$ ,  $k_{out}$  は  $L_g$  と  $L_{2in}$ ,  $L_{1out}$  と  $L_{2out}$  の結合係数である。

入出力のゲインの周波数特性は図 3 のようになる。上段は従来回路の周波数特性を示しており、相互誘導型整合回路におけるゲインは周波数に対して -1 次の依存性もつため、入出力にそれを備えている従来回路ではゲイン偏差が生じたと考えられる。さらにチップ内インダクタの Q 値が低い場合  $NF$  が悪化したと考えられる。

そこで下段に示すように、入力側へ従来回路と同じ周波数に対して -1 次の依存性をもつ整合回路、出力側へ 1 次の依存性をもつ整合回路を備えることでゲイン偏差を低下させ、さらに  $L_g$  の一部を外付けとすることで低雑音化を図った LNA を検討した。




図 3 ゲインの周波数特性

#### 2.1 出力整合回路

図 4 に本研究で提案したノッチ型出力整合回路を示す。ここで、 $L_{sout}$ ,  $L_{pout}$  は直列接続、並列接続のインダクタ、 $C_{sout}$ ,  $C_{pout}$  は直列接続、並列接続のキャパシタを示す。




図 4 ノッチ型出力整合回路

図 4 の回路よりノッチ型出力整合回路のゲイン  $Q_{nout}$  を求めると式(1)となる。ただし、 $R_{tot} = R_L + R_{L1out}$  である。

$$Q_{nout} = \frac{R_L}{R_{tot}} \sqrt{R_{Lsout}^2 + (\omega L_{sout})^2} \propto \omega L_{sout} \quad (1)$$

式(1)に着目すると  $Q_{nout}$  は周波数に比例することが分かり、ゲイン偏差が改善されると考えられる。

#### 2.2 入力整合回路

入力整合回路は従来回路と同様の相互誘導型整合回路として検討した。 $NF$  の改善には  $L_g$  の寄生抵抗 ( $R_{Lg}$ ) を低下

させる必要がある。そこで $L_g$ の一部を低い寄生抵抗の外付けインダクタ ( $L_{ex}$ ) を用いることで1次側のトータルのインダクタンスを一定のまま、トータルの寄生抵抗を低下させ  $NF$  の改善を行った。入力側に外付けインダクタを加えた相互誘導型入力整合回路を図5に示す。




図5 外付けインダクタを加えた相互誘導型入力整合回路

ただし、入力電流を $i_1$ 、2次側 LC 回路の電流を $i_2$ で表し、ドレインソース間電流を $i_{ds}$ で表す。ここで相互インダクタンス $M_{in} = k_{in}\sqrt{L_g L_{2in}}$ としたとき共振周波数は式(2)のように求めることができる。このとき、 $D = L_g/(L_g + L_{ex})$ として計算を行う。

$$f_{L,H} = \sqrt{\frac{f_1^2 + f_2^2 \mp \sqrt{f_1^4 + f_2^4 + f_1^2 f_2^2 (4k_{in}^2 D - 2)}}{2(1 - k_{in}^2 D)}} \quad (2)$$

ここで、 $f_1 = 1/2\pi\sqrt{L_{2in}C_{2in}}$ 、 $f_2 = 1/2\pi\sqrt{L_1C_{gs}}$ とした。なお、 $f_L = 1.7$  GHz、 $f_H = 3.5$  GHzである。式(2)について $k = 0.6 \sim 0.9$ で $f_2 - f_1$ のグラフを重ねた図6を得た。図6の交点が、対応する結合係数における $f_1$ 、 $f_2$ の値となり、交点を持つことが二帯域整合が得られるということを表す。また、インダクタの一部を外付けにしない場合、図6と同様にしてグラフを描くと交点をもつ最大の結合係数は0.618であったが、 $L_{ex}$ を用いることで交点を持つ最大の結合係数は0.836と範囲が広くなり設計の自由度が増した。




図6 各結合係数における $f_2 - f_1$ の関係

ここで外付けインダクタを加えた同時二帯域整合回路の  $NF$  について検討する。図7に外付けインダクタを加えた雑音源付き相互誘導型同時二帯域整合の小信号等価回路を示す。




図7 雑音源付き相互誘導型小信号等価回路

インダクタを外付けとする場合、完全に内蔵する場合と比べて  $Q$  値が高く寄生抵抗は小さくなる。つまり $L_{ex}$ を加

えることで $L_g$ を小さくできトータルのインダクタンスは一定のままにトータルの寄生抵抗を小さくできるため  $NF$  を低下することができる。

### 3 提案回路

入力側に相互誘導型、出力側にノッチ型整合回路を備えることでゲイン偏差を低下させ、 $L_g$ の一部を外付けとし  $NF$  の低下を図る改善を取り入れた LNA の回路図を図8に示す。




図8 提案した二帯域同時受信 LNA の回路図

### 4 シミュレーション結果

図9に提案した回路の  $S$  パラメータ特性とノイズ特性の周波数依存性のシミュレーション結果を示す。




図9 提案回路における  $S$  パラメータ、 $NF$  解析結果

$S_{21}$ 、 $NF$  は 1.7 GHz において 20.2、1.93 dB、3.5 GHz において 20.5、1.96 dB となりゲイン偏差と雑音特性の改善を確認することができた。

### 5 まとめ

本研究では、ゲイン偏差と  $NF$  の改善を目指し入力側に相互誘導型、出力側にノッチ型の整合回路を備えた二帯域同時受信 LNA の設計を行った。従来回路と比較しゲイン偏差を 7.8 dB から 0.35 dB へ改善し、 $NF$  は 1.7 GHz において 1.93 dB へ、3.5 GHz において 1.96 dB へと改善できることを確認した。

### 謝辞

本研究は東京大学大規模集積システム設計教育研究センターを通し、日本ケイデンス株式会社およびキーサイト・テクノロジー株式会社の協力で行われたものであります。

### 参考文献

- [1] T. Kitano, T. Morishita, K. Komoku, and N. Itoh, "Study of Concurrent Low Noise Amplifier Utilizing Dual-Band Input / Output Matching Networks" IEICE Transaction on Electronics, Vol.J101-, No.12, pp. 461-470, Dec. 2018.