バイポーラトランジスタとダイオードを含む電子回路に対応したインサー キットエミュレーションシステムの FPGA 実装および評価

FPGA Implementation and Evaluation of an In-circuit Emulation System for

Electronic Circuits Including Bipolar Transistors and Diodes

平本 和樹†, 児島 彰†, 窪田 昌史†, 弘中 哲夫†, 中村 諭 ††

Kazuki Hiramoto[†], Akira Kojima[†], Atsushi Kubota[†], Tetsuo Hironaka[†], Satoshi Nakamura^{††} [†]広島市立大学 情報科学研究科 ^{††}株式会社 図研

1 はじめに

自動車や家電製品などのシステムは高性能化の一途 を辿っており、それによって制御のための電子回路は より複雑になっている. またシステムに組み込まれる 電子回路は、最終的にはシステムと一体になって運用 されることからシステムとの整合性を保たなければな らない.特に電子回路基板の開発においては電子回路 単体でのテストだけではなく、システムと接続された 状態でのテストも重要となる.以下,このシステムと 接続された状態でのテスト (インサーキットエミュレー ション) について考える.現在このテストは,解析的 なシミュレーションではなくプロトタイプの電子回路 基板を実際に作り、システムに組み込んで行われてい る. そのため,動作するプロトタイプ基板が得られる まで試作を何度も行うので開発費用や時間の増加を招 く. そしてシステムの複雑化に伴いこれが大きな問題 となっている.

この問題への対処方法として、実際の電子回路の動 作を模擬するインサーキットエミュレータを使うこと が考えられる.これは実際の電子部品を使ったテスト 用の電子回路基板をシステムと接続する代わりに、回 路の書き換えが可能なインサーキットエミュレータを システムに接続することでインサーキットエミュレー ションを実現するものである.これをテスト用電子回 路基板とすることで、回路構成を修正するごとに電子 回路基板を作り直す必要がなくなる.ただし実際には エミュレーションである以上、電子回路基板の完全な 模擬をすることはできない.したがって、ここでは電 子回路基板のプロトタイプを実際に作成する前準備と してこのエミュレータを使うことを想定している.こ のエミュレータを用いることで、テストを行う際の開 発費用や時間を削減できると考えられる.

本研究では電子回路をインサーキットエミュレーショ ン可能にすることを目標とする.エミュレーションを 実現するためには入力信号を受けた時,即座に出力信 号を返した上で次の入力信号を受け付けなければなら ない.このことから高速な計算処理が必要となる.そ のため本研究では,エミュレーションの計算をハード ウェア処理によって高速化する.

実際の電子部品を使ったテスト用の電子回路基板を

システムと接続する代わりに、本研究で開発したエミュ レーション計算ハードウェアを組み込んだインサーキッ トエミュレーションシステムを用いることで、開発費 用やそれにかかる時間の削減が期待できる.

2 関連研究

2.1 アクセラレータによる電子回路解析の高速化

Kapre ら [1] [2] [3] の研究では GPU と FPGA を使 用した SPICE モデル評価を並列化することにより,よ り高速な処理を実現している. さらに Nechma ら [4] の研究では, FPGA を用いて LU 分解法を並列化して SPICE での行列演算を高速化している. これらの手法 はすべて FPGA を用いた既存の SPICE 処理に対する アクセラレータであるため,電子回路エミュレーショ ンを前提に設計されたアクセラレータとは異なる. 一 方,本研究では用いるアルゴリズムとして上記アクセ ラレータと同じ節点解析法を用いている.

2.2 FPGA 実装によるエミュレーションの実現

Tertel ら [5] の研究では,信号処理で使用される WDF(Wave Digital Filter)法を用いて FPGA 上での 回路のエミュレーションを行っている.この方法では, 基本的なフィルタ (アナログ素子の動作)をあらかじ めライブラリとして用意しておき,回路のエミュレー ションを実行するときにこれらのライブラリを適切に 組み合わせることで実現している.評価によれば多く のライブラリを複雑に接続することなく回路の特性の 模擬が実現できれば,数10kHzのサンプリング周波数 でエミュレーションができる.ただし,WDFでは時 間変化に応じて起こる非線形素子間のフィードバック を正確にシミュレーションできない.そのため,回路 中に非線形素子が複数個存在するとシミュレーション が困難になる.

2.3 まとめ

本研究では,Kapre らのように節点解析法を用いて 複数の非線形素子を持つ回路の回路計算をすることを 目標にしているが,同時にTertelらのようなエミュレー ションの実現も想定している.3節では,これらを実 現するための計算アルゴリズムについて示す.



(a) インダクタ (b) インダクタの等価回路 図 2: インダクタとその等価回路

3 エミュレーション計算アルゴリズム

3.1 節点解析法

本研究では、回路から回路方程式を得るための手法 として節点解析法 [6] を用いる.この手法では、回路 中のすべての節点間にあるコンダクタンスおよび電流 源を元に立式を行う.よって回路中の各素子をコンダ クタンスと電流源からなる等価回路に置き換える必要 がある.ここでは、置き換える操作を素子のモデル化 と呼ぶ.素子のモデル化によって前述の節点方程式を 用いて回路方程式を作ることが可能となる.

3.2 素子のモデル化

3.2 では提案するエミュレーション計算アルゴリズム における素子のモデル化について述べる. 3.2.1~3.2.3 ではそれぞれ基本素子となるコンデンサ,インダクタ, ダイオードのモデル化方法を示す [7].また,3.2.4 で は上述した基本素子の組み合わせによってモデル化さ れるバイポーラトランジスタについて示す.

3.2.1 コンデンサのモデル化

コンデンサのモデルは,静電容量,両端電圧および 電流の関係式から作成できる.これによって図 1-(a) のコンデンサは,図 1-(b)のようなコンデンサの等価 回路に置き換えることができる.

3.2.2 インダクタのモデル化

インダクタのモデルは,自己インダクタンス,両端 電圧および電流の関係式から作成できる.これによっ て図 2-(a) のコンデンサは,図 2-(b) のようなコンデ ンサの等価回路に置き換えることができる.

3.2.3 ダイオードのモデル化

ダイオードのモデルは,ある動作点における特性を 直線的に近似することで作成できる.これによって図 3-(a)のダイオードは,図3-(b)のようなダイオードの 等価回路に置き換えることができる.ダイオードの動 作点の決定に関しては,ニュートン反復法を用いて計 算する.また,ダイオードのI-V特性に関しては計算



図 4: バイポーラトランジスタとその等価回路

速度を優先させるため事前にいくつかの点でプロット した値を用いた折れ線で表現したものを用意する.

3.2.4 バイポーラトランジスタのモデル化

バイポーラトランジスタはダイオードと同様に V-I 特性が非線形的であるため数式で表現すると処理時 間の増大を招いてしまう.そこで本研究ではダイオー ドと電流源で表現されたエバース・モルモデルを用い る [6]. これによってバイポーラトランジスタは図 4-(a) から図 4-(b) のような等価回路で表現することができ る.さらに図 4-(b) におけるダイオード部分は、3.2.3 で示したような等価回路に変換できる.こうすること でバイポーラトランジスタにおいても最終的に電流源 とコンダクタンスのみで構成された等価回路で表現す ることができる.ただし、ダイオードの計算のときと 同様に動作点を求める必要がある.

3.3 計算手法

3.3.1 エミュレーションの入出力要件

本研究で実現するエミュレータでは入出力を図5の ように想定している.図5の入力には、ADコンバー タからサンプリングされた信号値をその瞬間の入力電 圧として取り込む.また出力では、計算によって得ら れるサンプリングされた信号値をその瞬間の出力電圧 として返す.この返された信号値はDAコンバータよ りアナログ信号として外部に与えられる.こうするこ とで内部での計算はすべてデジタル値で行うことがで きる.

3.3.2 計算の流れ

図5中の計算ハードウェア部分の計算手法をアルゴ リズム1に示す.アルゴリズム1中のv_{in}, netlist, prev_v_{out}, v_{out} はそれぞれ入力電圧,回路構成情報 (ネットリスト),直前の出力電圧,出力電圧を表して アルゴリズム 1 エミュレータの計算手法

Input: v_{in} , netlist, prev_ v_{out}

Output: vout

for *count* < *NUM_OpPoint* **do** 入力パラメータから回路方程式を生成

LU分解法で各節点の電圧値を導出

end for

vout = 導出した出力電圧値



図 5: 想定する実装環境

いる.また NUM_OpPoint は非線形回路の動作点を 導出するための反復回数を表している.この反復回数 は小さいほど計算速度は向上するが,想定した計算結 果が得られない可能性がある.

4 エミュレータ計算手法の評価

4.1 評価環境

本研究の評価では、図5で示したような実装環境で 利用できるインサーキットエミュレータの計算手法を 評価するために、図6のような計算ハードウェア部分 を CPUで制御および測定可能な評価環境を用意する. 使用したボードは CPU と FPGA が 1 チップに統合 された Xilinx Zynq UltraScale+ MPSoC(XCZU9EG-2FFVB1156E)を搭載した ZCU102 Evaluation Kit を 用いている. CPU としては ARM Cortex-A53 MP-Core が含まれている.また、高位合成は Xilinx Vivado HLS 2017.4、FPGA 実装するために用いた開発ツー ルは Xilinx Vivado 2017.4 [8] である.

図6で使用する環境では、制御プロセッサを FPGA ボード上の CPU が担い、計算ハードウェアを FPGA 上に実装した専用ハードウェアが担っており、それぞ れ動作周波数 1.2GHz, 100MHz で動作させる.

4.2 評価方法

本研究では電子回路のエミュレーションを目標とし ており計算速度と計算精度いずれも重要な要素となる. このことから 4.1 で示したハードウェアの計算速度の 観点から評価を行う.また,このときの計算精度につ いても評価する.

計算速度の評価としてテスト回路をそれぞれ実装し たエミュレータで1秒間エミュレーションしたときの 計算ハードウェアの呼び出し回数,および呼び出し回 数から得られる可能な入力サンプリング周波数を示す.

さらに、計算精度の比較として LTSpice の結果との RMSE(二乗平均平方誤差) についても評価する.今回 の評価では LTSpice から得られる値を比較に用いる.

なおこれらの評価では、予めソフトウェアレベルで



図 6: 計算手法の評価環境

のシミュレーションで非線形素子の反復回数と計算精 度の検証を行っている.出力波形が十分落ち着き,か つ十分小さな反復回数という条件から,3.3 で示した NUM_OpPoint を 3 回で固定している.

以下,4.2.1 では具体的な評価項目を,4.2.2 では対 象とするテスト回路をそれぞれ示す.

4.2.1 評価項目

- エミュレーション可能な入力サンプリング周波数 テスト回路のインサーキットエミュレーション を行う場合における、入力電圧が与えられてから 計算処理をしてから次の入力電圧が与えられるま での時間、すなわち入力サンプリング周波数を求 める.入力サンプリング周波数は、高いほど細 かいエミュレーションができる.
- 計算精度 テスト回路の回路シミュレーション を行い,得られた出力結果を LTSpice の結果と を比較する.この時の LTSpice の動作コマンド は,".tran 0 20m 0 10u"とした.一定時間得られ た出力結果と LTSpice の結果から RMSE を導出 する.

4.2.2 テスト回路

3.2 でモデル化した素子を過不足なく含むようにテ スト回路として以下を採用した.

- 8段コッククロフトウォルトン昇圧回路(以下,8 段 CW)[9]
- プッシュプル回路 [10]

4.3 評価結果

実装した計算ハードウェアの性能を評価する.計算 速度の評価として入力可能サンプリング周波数を図6 のような FPGA+CPU の環境で評価したものを表1 に示す.

また,計算精度の評価として出力結果と理論値との比較の波形をテスト回路ごとにそれぞれ図7,図8に示す. これらの回路にはそれぞれ入力として周波数1[kHz],振幅3[V],オフセット0[V]の正弦波を与えている.この

表 1: 各回路の入力可能サンプリング周波数			
回路名		呼び出し回数	周波数
8段CW回路		5,258	$5.258 \mathrm{kHz}$
プッシュプル回路		9,986	$9.986 \mathrm{kHz}$
12 10 8 6 4 4 2 0 -2 -4	······· input output output_Itspice		
図 7. 中力波形の比較 (2 段 CW 同敗)			

波形結果から RMSE はそれぞれ 5.41×10⁻²[V], 1.04×10⁻¹[V] であることがわかった.

4.4 考察

4.3 で評価したエミュレーションシステムの性能につ いて入力インターバルと RMSE の観点から考察する.

まず入力インターバルは,入力可能サンプリング周 波数の逆数から求められ,この時間だけ回路遅延が許 されるようなシステムに対してはエミュレーションシ ステムを適用できるといえる.

また, RMSE についてはこの誤差が許されるような システムに対しては同様に適用できるといえる.

例として 8 段 CW の場合,190.2[μs] の入力インター バル,および 5.41 × 10⁻²[V] の RMSE が許されるようなシステムに対して適用できると考えられる.

5 おわりに

本研究では、電子回路におけるエミュレーションを FPGA 実装によるハードウェア処理で実現した.本手 法を FPGA 実装したものを評価するために簡単なシス テムを作成した.これを用いて実際にエミュレーション を行い評価した.その結果 8 段 CW の場合,190.2[µs] の入力インターバル、および 5.41 × 10⁻²[V] の RMSE が許されるようなシステムに対して適用できることが わかった.

今後の課題としては、より複雑な素子について、高 い入力可能サンプリング周波数でインサーキットエミュ レーションできるようにする仕組みの追加が挙げられ る.そのために、ハードウェア化による並列性を活か せるようなツールを作成することが考えられる.

参考文献

[1] Nachiket Kapre and André DeHon. Performance Comparison of Single-Precision SPICE Model-Evaluation on FPGA, GPU, Cell, and Multi-core



図 8: 出力波形の比較 (プッシュプル回路)

Processors. In 2009 International Conference on Field Programmable Logic and Applications, pp. 65– 72, 2009.

- [2] Nachiket Kapre and André DeHon. Accelerating SPICE Model-Evaluation using FPGAs. In 17th IEEE Symposium on Field Programmable Custom Computing Machines (FCCM), pp. 37–44, 2009.
- [3] Nachiket Kapre and André DeHon. Parallelizing Sparse Matrix Solve for SPICE Circuit Simulation Using FPGAs. In International Conference on Field-Programmable Technology (FPT), pp. 190–198, 2009.
- [4] Tarek Nechma, Mark Zwolifiski, and Jeff Reeve. Parallel Sparse Matrix Solver for Direct Circuit Simulations on FPGAs. In *Proceedings of 2010 IEEE International Symposium on Circuits and Systems*, pp. 2358–2361, 2010.
- [5] Philipp Tertel and Lars Hedrich. Real-time Emulation of Block-Based Analog Circuits on an FPGA. *Integration*, Vol. 63, pp. 373–382, 2018.
- [6] 牛田明夫, 田中衛. 電子回路シミュレーション, pp. 3-7. コロナ社, 2002.
- [7] Kazuki Hiramoto, Akira Kojima, Atsushi Kubota, Tetsuo Hironaka, Satoshi Nakamura, and Masato Andoh. FPGA Implementation of High-Performance SPICE Simulator for SmallScale Electronic Circuits. In Proc. of the ITC-CSCC 2018, pp. 317–320, 2018.
- [8] Xilinx(online), "Vivado," < https://japan.xilinx.com/ products/design-tools/vivado.html> (accessed 2019-08-20).
- [9] J.D.Cockcroft and E.T.Walton. Production of high velocity positive ions. *Proc. Royal Soc. Lond.*, Vol. 136, No. 830, pp. 619–630, 1932.
- [10] 藤井信生. アナログ電子回路の基礎, pp. 164–165. オーム社, 2014.