IEEE SSCS Japan Chapter  
IEEE SSCS Japan Chapter
Solid-State Circuits Society (SSC-37)
"Joint Chapter under Tokyo Section"

( )

IEEE日本カウンシルへ
IEEE東京支部へ


What's New


2025.11.4

IEEE SSCS Japan Chapter WEB目次


活動内容 2025年

  • CMU Vanessa Chen准教授＆U of Tokyo Tetsuya Izuka教授のIEEE SSCS Distinguished Lecture講演会

    ■ 日時　　　　2025年11月11日（火）15:00〜17:00

    ■ 講師・タイトル　CMU Vanessa Chen准教授 "AI-Enhanced RF/Mixed-Signal Circuits for Reliable Operations"

    アブストラクト
    AI-driven design and optimization are revolutionizing RF and mixed-signal circuits for operation in extreme environments, including high radiation and wide temperature ranges. This talk explores the use of reinforcement learning (RL) and generative models to improve circuit robustness and adaptability. RL-based self-healing techniques leverage embedded electromagnetic sensors for real-time monitoring and dynamic fault recovery, while generative models accelerate design space exploration, enabling resilient and efficient circuit topologies. The presentation will highlight AI-enhanced designs such as adaptive power amplifiers, PMICs, and multispectral sensors that enhance performance and reliability in harsh environments.

    CV
    Vanessa Chen earned her Ph.D. in electrical and computer engineering from Carnegie Mellon University in 2013. Before joining Carnegie Mellon University, she was affiliated with The Ohio State University. During her doctoral studies at Carnegie Mellon from 2010 to 2013, she conducted research on algorithm-assisted approaches for improving energy efficiency and ultra-high-speed ADCs with on-chip real-time calibration, and interned at IBM T. J. Watson Research Center in 2012. Prior to academia, she held positions as a circuit designer at Qualcomm in San Diego and Realtek, Hsinchu, Taiwan, focusing on self-healing RF/Mixed-signal circuits. Her research focuses on AI-enhanced circuits and systems, which include intelligent sensory interfaces, RF/mixed-signal hardware security, and ubiquitous sensing and computing systems. Dr. Chen has received the NSF CAREER Award in 2019. She has been involved in various technical program committees, including ISSCC, VLSI, CICC, A-SSCC, and DAC. She also has served as an Associate Editor for several IEEE journals, including TCAS-I, TBioCAS, and OJCAS. Additionally, she has contributed as a Guest Editor for TCAS-II and ACM JETC. She is currently an IEEE SSCS Distinguished Lecturer in 2025/2026.

    ■ 講師・タイトル　東京大学 飯塚哲也教授 "Systematic Equation-Based Design of CMOS A/D Converters: Illustrated by a 10 b, 500 MS/s SAR ADC with 2 GHz RBW"

    アブストラクト
    As data converters find their way into virtually every microelectronic device, developers of application-specific systems-on-a-chip increasingly suffer from large development costs arising from limited specialized design expertise and the tedious process of migration to new technology nodes. In this talk, we introduce three pieces of analysis for the optimum design of key building blocks in the ADC: a) Distortion and bandwidth of a passive sample and hold (S/H) circuit, b) noise and offset of a regenerative comparator, and c) jitter analysis for a clock distribution path. By deploying these analysis tools, a systematic design framework for ADCs is demonstrated, along with the optimized design of a self-timed charge-redistribution SAR ADC.

    CV
    Tetsuya Iizuka received the B.S., M.S., and Ph.D. degrees in electronic engineering from the University of Tokyo, Tokyo, Japan, in 2002, 2004, and 2007, respectively. From 2007 to 2009, he was with THine Electronics Inc., Tokyo, as a High-Speed Serial Interface Circuit Engineer. He joined the University of Tokyo in 2009, where he is currently a Professor in the Department of Electrical Engineering and Information Systems, School of Engineering. From 2013 to 2015, he was a Visiting Scholar with the University of California at Los Angeles, Los Angeles, CA, USA. His current research interests include data conversion techniques, high-speed analog integrated circuits, digitally assisted analog circuits, and VLSI computer-aided design. He was a member of the IEEE International Solid-State Circuits Conference (ISSCC) Technical Program Committee from 2013 to 2017 and a member of the IEEE Custom Integrated Circuits Conference (CICC) Technical Program Committee from 2014 to 2019. From 2016 to 2018, he served as the Editor for IEICE Electronics Express (ELEX). Since 2025, he has served as a distinguished lecturer of the IEEE Solid-State Circuits Society (SSCS). He is also serving as a member of the IEEE Asian Solid-State Circuits Conference (A-SSCC) and the IEEE VLSI Symposium on Circuits Technical Program Committees. He was a recipient of the 21st Marubun Research Encouragement Commendation from Marubun Research Promotion Foundation in 2018, the 13th Wakashachi Encouragement Award First Prize in 2019, the 18th Funai Academic Prize from Funai Foundation for Information Technology in 2019, and the 42nd Yazaki Academic Achievement Award from Yazaki Memorial Foundation for Science and Technology in 2025. He was a co-recipient of the IEEE International Test Conference Ned Kornfield Best Paper Award in 2016.

    ■ 会場　　　　慶應義塾大学三田キャンパス北館大会議室

    ■ 参加登録　　こちら

    ■ 主催　　　　IEEE SSCS Japan Chapter

    ■ 共催　　　　Electronics and Electrical Engineering, Keio University

  • d.lab-VDECデザイナーズフォーラム 2025

    ■ 日時　　　　2025年9月26日(金)〜9月27日(土)

    ■ プログラム　こちら

    ■ 会場　　　　芦ノ牧プリンスホテル

    ■ 主催　　　　東京大学大学院工学系研究科附属システムデザイン研究センター (d.lab)

    ■ 共催　　　　IEEE SSCS Japan/Kansai Chapter

  • 第19回アクセラレーション技術発表討論会「脳とAI」

    ■ 日時　　　　2025年 9月25日(木) 13:15〜18:20

    　 　　　　　　2025年 9月26日(金) 09:30〜11:55

    ■ プログラム　こちら

    ■ 会場　　　　会津大学 講義棟 中講義室M7

    ■ 主催　　　　電子情報通信学会 集積回路研究会（ICD）

    ■ 共催　　　　IEEE SSCS Japan Chapter, IEEE SSCS Kansai Chapter

  • 2025 VLSI Symp. 国内報告会 及び DL講演会

    ■ 日時　　　　2025年7月28日 (月) 10:00 - 17:30

    ■ プログラム　こちら

    ■ 会場　　　　神戸大学　六甲台第二キャンパス　自然科学総合研究棟3号館106 + オンライン

    ■ 主催　　　　IEEE SSCS Kansai Chapter

    ■ 共催　　　　IEEE SSCS Japan Chapter、 IEEE EDS Japan/Kansai Chapter

    ■ 問い合わせ先：SSCS Kansai Chapter, Secretary 三木　拓司 (miki[at]port.kobe-u.ac.jp)

  • MIT Vivienne Sze教授のIEEE SSCS Distinguished Lecture講演会

    ■ 日時　　　　2025年6月20日（金）15:00〜16:00

    ■ 講演タイトル: Efficient Computing for AI and Robotics: From Hardware Accelerators to Algorithm Design

    アブストラクト
    The compute demands of AI and robotics continue to rise due to the rapidly growing volume of data to be processed; the increasingly complex algorithms for higher quality of results; and the demands for energy efficiency and real-time performance. In this talk, we will discuss the design of efficient hardware accelerators and the co-design of algorithms and hardware that reduce the energy consumption while delivering real-time and robust performance for applications including deep neural networks, data analytics with sparse tensor algebra, and autonomous navigation. We will also discuss our recent work that balances flexibility and efficiency for domain-specific accelerators and reduce the cost of analog-to-digital converters for processing-in-memory accelerators. Throughout the talk, we will highlight important design principles, methodologies, and tools that can facilitate an effective design process.

    CV
    Vivienne Sze is a professor in MIT's Department of Electrical Engineering and Computer Science. Her group works on computing systems that enable energy-efficient machine learning, computer vision, and video compression/processing for a wide range of applications, including autonomous navigation, digital health, and the internet of things. She is widely recognized for her leading work in these areas and has received many awards, including faculty awards from Google, Facebook, and Qualcomm, the Symposium on VLSI Circuits Best Student Paper Award, the IEEE Custom Integrated Circuits Conference Outstanding Invited Paper Award, and the IEEE Micro Top Picks Award. As a member of the Joint Collaborative Team on Video Coding, she received the Primetime Engineering Emmy Award for the development of the High-Efficiency Video Coding video compression standard. She is a co-author of the book entitled "Efficient Processing of Deep Neural Networks". information about Prof. Sze's research, please visit: http://sze.mit.edu

    ■ 会場　　　　 東京大学 武田先端知ビル 1階102号室(セミナー室)

    ■ 主催　　　　IEEE SSCS Japan Chapter

    ■ 問い合わせ先：東京大学d.lab 池田　誠 (ikeda[at]@silicon.u-tokyo.ac.jp)

  • UCLA Asad Abidi教授講演会

    ■ 日時　　　　2025年6月4日（水）15:00〜17:00

    ■ 講演タイトル　How to Design a Differential CMOS LC Oscillator

    アブストラクト
    CMOS oscillators that produce high frequencies with good spectral purity or low jitter are almost always realized as differential LC oscillators.　This article gives a comprehensive treatment of this circuit for the practitioner who must make design choices and tradeoffs, and for the newcomer who wants to learn to do so. Phase noise is presented in the form of transfer functions from various noise sources, leading to compact, accurate expressions that guide design. Best practices for IC layout and operation at low voltages are given.
    講演に関する論文

    ■ 会場　　　　 東京大学 武田先端知ビル 1F セミナールーム

    ■ 主催　　　　IEEE SSCS Japan Chapter

    ■ 共催　　　　東京大学d.lab D2T寄附研究部門

  • LSIとシステムのワークショップ2025 「AIによって変革する最先端半導体設計・実装技術」

    ■ 日時　　　　2024年5月13日（火）、14日（水）

    ■ プログラム　こちら

    ■ 会場　　　　東京大学 武田先端知ビル５階 武田ホール (東京都文京区弥生２丁目１１-１６)

    ■ 主催　　　　電子情報通信学会 集積回路研究専門委員会(ICD)

    ■ 共催　　　　VLSI設計技術研究専門委員会(VLD)，コンピュータシステム研究専門委員会(CPSY)，ディペンダブルコンピューティング研究専門委員会 (DC)，ハードウェアセキュリティ研究専門委員会(HWS)，システムとLSIの設計技術研究会（SLDM），システム・アーキテクチャ研究会(ARC)，IEEE SSCS Japan Chapter，IEEE SSCS Kansai Chapter

    ■ 問合せ先　　　　icd-ws-sec25[at]mail.ieice.org

  • メモリ技術と集積回路技術一般

    ■ 日時　　　　2025年 4月10日(木)　09:30〜16:30

    　 　　　　　　2025年 4月11日(金)　09:30〜16:40

    ■ プログラム　こちら

    ■ 会場　　　　川崎市産業振興会館 9階第2研修室

    ■ 主催　　　　電子情報通信学会 集積回路研究会（ICD）

    ■ 共催　　　　IEEE SSCS Japan Chapter, IEEE SSCS Kansai Chapter

  • ISSCC 2025 国内報告会

    ■ 日時　　　　2025年3月27日(木) 9:30〜15:30

    ■ プログラム　こちら

    ■ 会場　　　　ベルサール飯田橋駅前 Room1 + オンライン(Zoom)

    ■ 主催　　　　IEEE SSCS Japan Chapter

    ■ 共催　　　　IEEE SSCS Kansai Chapter


IEEE SSCS 関連のお知らせ

    === Award情報 ===

  • IEEE SSCS Japan Chapter Academic Research Award

    LSIとシステムのワークショップのポスターセッションの学生部門において、表彰委員会による審査に基づき、IEEE Solid-State Circuits Society Japan Chapterから「IEEE SSCS Japan Chapter Academic Research Award」 (2件)を授与します。当日の口頭発表者が学生以外の方となった場合は審査対象外とします。

  • IEEE SSCS Japan Chapter VDEC Design Award

    VDEC CAD を利用して試作したチップの中から特に優秀なチップを設計した設計者を選定し、年間での最優秀者を「IEEE SSCS Japan Chapter VDEC Design Award」として表彰いたします。

  • IEEE SSCS Japan Industry Contribution Award

    IEEE主催の主要な国際会議のうち、集積回路に関するTop ConferenceであるInternational Solid-State Circuits Conference (ISSCC)において企業から優れた論文を発表することをマネジメント面で促進し、SSCSの活動に対して多大な貢献を継続している企業幹部を表彰いたします。IEEE SSCS Japan/Kansai Chapterの役員、ISSCC Far East Officerとその経験者およびISSCC Japan Representativeとその経験者から10名の選奨委員会を構成し、本賞の審査を行います。


    • === 学会/講演会関連 ===

  • ISSCC 2026 　　　

    ■ 学会日時・会場　2026年2月15日〜19日 @ San Francisco, CA, USA

    最新情報HP
  • CICC 2026 　　　

    ■ 学会日時・会場　2026年4月19日〜22日 @ Seattle, WA, USA

    最新情報HP
  • 2026 Symposium on VLSI Technology & Circuits 　　　

    ■ 学会日時・会場　2026年6月14日〜18日 @ Honolulu, HI, USA

    最新情報HP
  • ESSERC 2025 　　　

    ■ 学会日時・会場　2025年9月8日〜11日 @ Munich, Germany

    最新情報HP

  • A-SSCC 2025 　　　

    ■ 学会日時・会場　2025年11月2日〜5日 @ Daejeon, South Korea

    最新情報HP

    • === Journal/教育関連 ===

  • IEEE Journal of Solid-State Circuits

    　　IEEE Solid-State Circuits Society会員は無料でアクセスできます。

    最新情報HP
  • IEEE SSCS Tutorials On Line 　　　

    　　IEEE Solid-State Circuits Society会員は無料でアクセスできます。

    最新情報HP
  • IEEE SSCS Webinars 　　　

    　　IEEE Solid-State Circuits Society会員は無料でアクセスできます。

    今後の予定
    過去のアーカイブ
  • VDECリフレッシュ教育 VLSI設計教育コース
    (IEEE SSCS Japan Chapter/Kansai Chapter 協賛)

    　　日本を代表する講師陣による講習会を定期的に開催しています。
    　　詳細は下記の最新情報HPを参照お願い致します。　　　

    最新情報HP


    • === 各支部における活動関連 ===

  • IEEEによる活動支援

    各支部主催の講演会・研究会などの活動に対して、IEEEより、予想以上に広範囲な費目にて費用を補助していただくことが可能です。詳細は下記のHome Pageを参照お願い申し上げます。

    IEEE Chapter支援プログラムHP

    • Topへ

IEEE SSCS Japan Chapter 役員 (2025年1月より2026年12月まで)

Chair 遠藤 哲郎
Tetsuo Endoh		 東北大学　工学研究科、国際集積エレクトロニクス研究開発センター
〒980-8572 宮城県仙台市青葉区荒巻字青葉468-1
Email: tetsuo.endoh.b8[at]tohoku.ac.jp
Vice Chair 大池　祐輔
Yusuke Oike		 ソニーセミコンダクタソリューションズ
〒243-0014 神奈川県 厚木市 旭町 4-14-1 ソニー厚木TEC 103G 4F
Email: Yusuke.Oike[at]sony.com
Secretary 品田　高宏
Takahiro Shinada		 東北大学 国際集積エレクトロニクス研究開発センター
〒980-8572 宮城県仙台市青葉区荒巻字青葉468-1
Email: takahiro.shinada.e2[at]tohoku.ac.jp
Treasurer 河村　哲史
Tetsufumi Kawamura		 ソニーセミコンダクタソリューションズ
〒243-0014 神奈川県 厚木市 旭町 4-14-1 ソニー厚木TEC 103G 4F
Email: Tetsufumi.Kawamura[at]sony.com
  • 問合せ先

    SSCS-Japan Chapter, Secretary, 品田　高宏

    sscs-jc@grp.tohoku.ac.jp

    お問い合わせの際、件名の先頭に[SSCS JC]を付けてください。


    • 設立趣旨

      東京支部でのSolid-State Circuits Society会員数は７００名余りを数えています。 Society会員による ISSCC、VLSI Circuits Syposiumをはじめとする国際学会での論文発表も数多く、 日本の半導体産業の一端を担う活発な活動が行われています。 会員相互の連携を今後さらに深めるとともに、 新規の会員獲得を目的としてここにTokyo Chapterを設立いたしました。(98/10 記）
      99年秋のJapan Council設立に伴ない、Tokyo Chapterは、名称をJapan Chapterと改めます。（99/12 記）

      Topへ

    歴代Chair/Secretary

      　　1999-00 Hajime Ishikawa (Fujitsu Laboratories)
      　　2001-02 Kunihiro Asada (University of Tokyo)
      　　2003-04 Katsuro Sasaki (Hitachi)
      　　2005-06 Tadashi Shibata (University of Tokyo)
      　　2007-08 Toru Furuyama (Toshiba)
      　　2009-10 Akira Matsuzawa / Kenichi Okada (Tokyo Institute of Technology)
      　　2011-12 Kunio Uchiyama / Takashi Ooshima (Hitachi)
      　　2013-14 Shoji Kawahito / Keiichiro Kagawa (Shizuoka University)
      　　2015-16 Takeshi Yamamura (Fujitsu Laboratories) / Hiroyuki Ito (Tokyo Institute of Technology)
      　　2017-18 Makoto Ikeda (University of Tokyo) / Tetsuya Iizuka (University of Tokyo)
      　　2019-20 Ryuichi Fujimoto (Toshiba Memory / Kioxia) / Toshiya Mitomo (Toshiba Memory / Kioxia)
      　　2021-22 Takahiro Hanyu (Tohoku University) / Masanori Natsui (Tohoku University)
      　　2023-24 Yasuhisa Shimazaki (Renesas Electronics) /Mitsuya Fukazawa (Renesas Electronics)

      　　注：ご所属はChair / Secretaryご在籍当時のものです。

      Topへ